半導體晶體管用什麼封裝的

⑴ 半導體ic封裝具體詳細介紹下，謝謝！大神出來吧

1、 SOP/SOIC封裝
SOP是英文Small Outline Package 的縮寫，即小外形封裝。SOP封裝技術由1968～1969年菲利浦公司開發成功，以後逐漸派生出（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）及SOT（小外形晶體管）、SOIC（小外形集成電路）等。
2、 DIP封裝
DIP是英文 Double In-line Package的縮寫，即雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側引出，封裝材料有塑料和陶瓷兩種。DIP是最普及的插裝型封裝，應用范圍包括標准邏輯IC，存貯器LSI，微機電路等。

< 1 >
3、 PLCC封裝
PLCC是英文Plastic Leaded Chip Carrier 的縮寫，即塑封J引線晶元封裝。PLCC封裝方式，外形呈正方形，32腳封裝，四周都有管腳，外形尺寸比DIP封裝小得多。PLCC封裝適合用SMT表面安裝技術在PCB上安裝布線，具有外形尺寸小、可靠性高的優點。

4、 TQFP封裝
TQFP是英文thin quad flat package的縮寫，即薄塑封四角扁平封裝。四邊扁平封裝（TQFP）工藝能有效利用空間，從而降低對印刷電路板空間大小的要求。由於縮小了高度和體積，這種封裝工藝非常適合對空間要求較高的應用，如 PCMCIA 卡和網路器件。幾乎所有ALTERA的CPLD/FPGA都有 TQFP 封裝。

5、 PQFP封裝
PQFP是英文Plastic Quad Flat Package的縮寫，即塑封四角扁平封裝。PQFP封裝的晶元引腳之間距離很小，管腳很細，一般大規模或超大規模集成電路採用這種封裝形式，其引腳數一般都在100以上。

6、 TSOP封裝
TSOP是英文Thin Small Outline Package的縮寫，即薄型小尺寸封裝。TSOP內存封裝技術的一個典型特徵就是在封裝晶元的周圍做出引腳， TSOP適合用SMT技術（表面安裝技術）在PCB（印製電路板）上安裝布線。TSOP封裝外形尺寸時，寄生參數(電流大幅度變化時，引起輸出電壓擾動) 減小，適合高頻應用，操作比較方便，可靠性也比較高。

7、 BGA封裝
BGA是英文Ball Grid Array Package的縮寫，即球柵陣列封裝。20世紀90年代隨著技術的進步，晶元集成度不斷提高，I/O引腳數急劇增加，功耗也隨之增大，對集成電路封裝的要求也更加嚴格。為了滿足發展的需要，BGA封裝開始被應用於生產。
採用BGA技術封裝的內存，可以使內存在體積不變的情況下內存容量提高兩到三倍，BGA與TSOP相比，具有更小的體積，更好的散熱性能和電性能。BGA封裝技術使每平方英寸的存儲量有了很大提升，採用BGA封裝技術的內存產品在相同容量下，體積只有TSOP封裝的三分之一；另外，與傳統TSOP封裝方式相比，BGA封裝方式有更加快速和有效的散熱途徑。
BGA封裝的I/O端子以圓形或柱狀焊點按陣列形式分布在封裝下面，BGA技術的優點是I/O引腳數雖然增加了，但引腳間距並沒有減小反而增加了，從而提高了組裝成品率；雖然它的功耗增加，但BGA能用可控塌陷晶元法焊接，從而可以改善它的電熱性能；厚度和重量都較以前的封裝技術有所減少；寄生參數減小，信號傳輸延遲小，使用頻率大大提高；組裝可用共面焊接，可靠性高。
說到BGA封裝就不能不提Kingmax公司的專利TinyBGA技術，TinyBGA英文全稱為Tiny Ball Grid Array（小型球柵陣列封裝），屬於是BGA封裝技術的一個分支。是Kingmax公司於1998年8月開發成功的，其晶元面積與封裝面積之比不小於1:1.14，可以使內存在體積不變的情況下內存容量提高2～3倍，與TSOP封裝產品相比，其具有更小的體積、更好的散熱性能和電性能。
採用TinyBGA封裝技術的內存產品在相同容量情況下體積只有TSOP封裝的1/3。TSOP封裝內存的引腳是由晶元四周引出的，而TinyBGA則是由晶元中心方向引

⑵ 半導體就是晶元里的晶體管嗎

，，這樣說不正確啦。應該說半導體材料，是製作IC晶元或晶體管的原料，不能籠統內地說半導體就是容晶體管。

，，其製作過程：首先由半導體材料製成晶圓，再經塗膜→光刻顯影→蝕刻→摻雜植入離子→生成相應的P、N類半導體器件→晶圓測試→封裝→測試→包裝等一整套精密嚴格的工藝流程。

⑶ 晶體管和半導體的區別

晶體管，本名是半導體三極體，是內部含有兩個PN結，外部通常為三個引出電極的半導體器件。它對電信號有放大和開關等作用，應用十分廣泛。輸入級和輸出級都採用晶體管的邏輯電路，叫做晶體管－晶體管邏輯電路，書刊和實用中都簡稱為TTL電路，它屬於半導體集成電路的一種，其中用得最普遍的是TTL與非門。TTL與非門是將若干個晶體管和電阻元件組成的電路系統集中製造在一塊很小的矽片上，封裝成一個獨立的元件.晶體管是半導體三極體中應用最廣泛的器件之一，在電路中用「V」或「VT」（舊文字元號為「Q」、「GB」等）表示。
晶體管被認為是現代歷史中最偉大的發明之一，在重要性方面可以與印刷術，汽車和電話等的發明相提並論。晶體管實際上是所有現代電器的關鍵活動（active）元件。晶體管在當今社會的重要性主要是因為晶體管可以使用高度自動化的過程進行大規模生產的能力，因而可以不可思議地達到極低的單位成本。
雖然數以百萬計的單體晶體管還在使用，絕大多數的晶體管是和二極體|-{A|zh-cn:二極體;zh-tw:二極體}-，電阻，電容一起被裝配在微晶元（晶元）上以製造完整的電路。模擬的或數字的或者這兩者被集成在同一塊晶元上。設計和開發一個復雜晶元的生本是相當高的，但是當分攤到通常百萬個生產單位上，每個晶元的價格就是最小的。一個邏輯門包含20個晶體管，而2005年一個高級的微處理器使用的晶體管數量達2.89億個。
晶體管的低成本，靈活性和可靠性使得其成為非機械任務的通用器件，例如數字計算。在控制電器和機械方面，晶體管電路也正在取代電機設備，因為它通常是更便宜，更有效地僅僅使用標准集成電路並編寫計算機程序來完成同樣的機械任務，使用電子控制，而不是設計一個等效的機械控制。
因為晶體管的低成本和後來的電子計算機，數字化信息的浪潮來到了。由於計算機提供快速的查找、分類和處理數字信息的能力，在-{A|zh-cn:信息;zh-tw:資訊}--{A|zh-cn:數字;zh-tw:數位}-化方面投入了越來越多的精力。今天的許多媒體是通過電子形式發布的，最終通過計算機轉化和呈現為模擬形式。受到數字化革命影響的領域包括電視，廣播和報紙。
顧名思義：導電性能介於導體與絕緣體(insulator)之間的材料，叫做半導體（semiconctor）．
物質存在的形式多種多樣，固體、液體、氣體、等離子體等等。我們通常把導電性和導電導熱性差或不好的材料，如金剛石、人工晶體、琥珀、陶瓷等等，稱為絕緣體。而把導電、導熱都比較好的金屬如金、銀、銅、鐵、錫、鋁等稱為導體。可以簡單的把介於導體和絕緣體之間的材料稱為半導體。與金屬和絕緣體相比，半導體材料的發現是最晚的，直到20世紀30年代，當材料的提純技術改進以後，半導體的存在才真正被學術界認可。

半導體的發現實際上可以追溯到很久以前，

1833年，英國巴拉迪最先發現硫化銀的電阻隨著溫度的變化情況不同於一般金屬，一般情況下，金屬的電阻隨溫度升高而增加，但巴拉迪發現硫化銀材料的電阻是隨著溫度的上升而降低。這是半導體現象的首次發現。不久，

1839年法國的貝克萊爾發現半導體和電解質接觸形成的結，在光照下會產生一個電壓，這就是後來人們熟知的光生伏特效應，這是被發現的半導體的第二個特徵。

在1874年，德國的布勞恩觀察到某些硫化物的電導與所加電場的方向有關，即它的導電有方向性，在它兩端加一個正向電壓，它是導通的；如果把電壓極性反過來，它就不導電，這就是半導體的整流效應，也是半導體所特有的第三種特性。同年，舒斯特又發現了銅與氧化銅的整流效應。

1873年，英國的史密斯發現硒晶體材料在光照下電導增加的光電導效應，這是半導體又一個特有的性質。

半導體的這四個效應，(jianxia霍爾效應的余績——四個伴生效應的發現)雖在1880年以前就先後被發現了，但半導體這個名詞大概到1911年才被考尼白格和維斯首次使用。而總結出半導體的這四個特性一直到1947年12月才由貝爾實驗室完成。很多人會疑問，為什麼半導體被認可需要這么多年呢？主要原因是當時的材料不純。沒有好的材料，很多與材料相關的問題就難以說清楚。

半導體於室溫時電導率約在10ˉ10～10000/Ω·cm之間，純凈的半導體溫度升高時電導率按指數上升。半導體材料有很多種，按化學成分可分為元素半導體和化合物半導體兩大類。鍺和硅是最常用的元素半導體；化合物半導體包括Ⅲ-Ⅴ 族化合物（砷化鎵、磷化鎵等）、Ⅱ-Ⅵ族化合物( 硫化鎘、硫化鋅等)、氧化物(錳、鉻、鐵、銅的氧化物),以及由Ⅲ-Ⅴ族化合物和Ⅱ-Ⅵ族化合物組成的固溶體（鎵鋁砷、鎵砷磷等）。除上述晶態半導體外，還有非晶態的有機物半導體等。

本徵半導體(intrinsic semiconctor) 沒有摻雜且無晶格缺陷的純凈半導體稱為本徵半導體。在絕對零度溫度下，半導體的價帶(valence band)是滿帶(見能帶理論)，受到光電注入或熱激發後，價帶中的部分電子會越過禁帶(forbidden band/band gap)進入能量較高的空帶，空帶中存在電子後成為導帶(conction band)，價帶中缺少一個電子後形成一個帶正電的空位，稱為空穴(hole)，導帶中的電子和價帶中的空穴合稱為電子 - 空穴對。上述產生的電子和空穴均能自由移動，成為自由載流子(free carrier)，它們在外電場作用下產生定向運動而形成宏觀電流，分別稱為電子導電和空穴導電。這種由於電子-空穴對的產生而形成的混合型導電稱為本徵導電。導帶中的電子會落入空穴，使電子-空穴對消失，稱為復合(recombination)。復合時產生的能量以電磁輻射（發射光子photon）或晶格熱振動（發射聲子phonon）的形式釋放。在一定溫度下，電子 - 空穴對的產生和復合同時存在並達到動態平衡，此時本徵半導體具有一定的載流子濃度，從而具有一定的電導率。加熱或光照會使半導體發生熱激發或光激發，從而產生更多的電子 - 空穴對，這時載流子濃度增加，電導率增加。半導體熱敏電阻和光敏電阻等半導體器件就是根據此原理製成的。常溫下本徵半導體的電導率較小，載流子濃度對溫度變化敏感，所以很難對半導體特性進行控制，因此實際應用不多。

雜質半導體(extrinsic semiconctor) 半導體中的雜質對電導率的影響非常大，本徵半導體經過摻雜就形成雜質半導體，一般可分為n型半導體和p型半導體。半導體中摻入微量雜質時，雜質原子附近的周期勢場受到干擾並形成附加的束縛狀態，在禁帶中產生附加的雜質能級。能提供電子載流子的雜質稱為施主(donor)雜質，相應能級稱為施主能級,位於禁帶上方靠近導帶底附近。例如四價元素鍺或硅晶體中摻入五價元素磷、砷、銻等雜質原子時，雜質原子作為晶格的一分子，其五個價電子中有四個與周圍的鍺（或硅）原子形成共價鍵，多餘的一個電子被束縛於雜質原子附近，產生類氫淺能級-施主能級。施主能級上的電子躍遷到導帶所需能量比從價帶激發到導帶所需能量小得多，很易激發到導帶成為電子載流子，因此對於摻入施主雜質的半導體，導電載流子主要是被激發到導帶中的電子，屬電子導電型，稱為n型半導體。由於半導體中總是存在本徵激發的電子空穴對，所以在n型半導體中電子是多數載流子，空穴是少數載流子。相應地，能提供空穴載流子的雜質稱為受主(acceptor)雜質，相應能級稱為受主能級，位於禁帶下方靠近價帶頂附近。例如在鍺或硅晶體中摻入微量三價元素硼、鋁、鎵等雜質原子時，雜質原子與周圍四個鍺（或硅）原子形成共價結合時尚缺少一個電子，因而存在一個空位，與此空位相應的能量狀態就是受主能級。由於受主能級靠近價帶頂，價帶中的電子很容易激發到受主能級上填補這個空位，使受主雜質原子成為負電中心。同時價帶中由於電離出一個電子而留下一個空位，形成自由的空穴載流子，這一過程所需電離能比本徵半導體情形下產生電子空穴對要小得多。因此這時空穴是多數載流子，雜質半導體主要靠空穴導電，即空穴導電型，稱為p型半導體。在p型半導體中空穴是多數載流子，電子是少數載流子。在半導體器件的各種效應中，少數載流子常扮演重要角色。

⑷ 二三極體中,1206對應的是什麼封裝，0805對應的是什麼封裝！

1206對應封裝為：L:1.2inch(3.2mm)W:0.6inch(1.6mm)。

0805對應封裝為：L:0.8inch(2.0mm)W:0.5inch(1.25mm)。

封裝尺寸是長x寬，0805,0603,1206 這些單位是英制，0805代表0.8英寸x0.5英寸，而1英寸=25.4毫米。

注意：封裝尺寸是實物封裝的尺寸，不是焊盤的或者pcb封裝圖的尺寸，pcb封裝圖的尺寸會稍微大些。

二三極體封裝不同大小體積的原因：

1、不同大小的封裝所對應的額定的功率是不同的，所以不同的封裝要根據在產品設計中需要的功率進行選擇。

2、就是不同的大小的封裝體積是不盡相同的，那麼同樣是在設計可穿戴等設備的時候通常要選擇小體積器件。

3、原因就是封裝的大小對高頻信號有著不同的影響，體積越小的電阻的高頻特性越好。

4、就是個人的焊接問題了，如果在平時的做試驗中我們沒有足夠的焊接功底，那麼自然我們就要選擇相對比較大體積的電阻進行焊接了，因為體積越大就越好焊接。

(4)半導體晶體管用什麼封裝的擴展閱讀：

常見二極體封裝的特殊命名方式及尺寸如下：

0402對應封裝為1.0*0.5mm，特殊命名為SOD-723，尺寸為1.4*0.6mm。

0603對應封裝為1.6*0.8mm，特殊命名為SOD-523，尺寸為1.6*0.8mm。

0805對應封裝為2.0*1.2mm，特殊命名為SOD-323 ，尺寸為2.65*1.3mm MicroMelf：1.9*1.2。

1206對應封裝為3.2*1.6mm，特殊命名為SOD-123，尺寸為3.7*1.6mm MiniMelf ：3.5*1.5。

例如：1206：表示那個元件的長120mil,寬60mil。

mil為PCB 或晶片布局的長度單位,1 mil = 千分之一英寸。即1mil=0.00254cm。

⑸ 晶元都有哪些封裝形式步驟是什麼

集成電路晶元的封裝形式

自從美國Intel公司1971年設計製造出4位微處a理器晶元以來，在20多年時間內，CPU從Intel4004、80286、80386、80486發展到Pentium和PentiumⅡ，數位從4位、8位、16位、32位發展到64位;主頻從幾兆到今天的400MHz以上，接近GHz;CPU晶元里集成的晶體管數由2000個躍升到500萬個以上;半導體製造技術的規模由SSI、MSI、LSI、VLSI達到 ULSI。封裝的輸入/輸出（I/O）引腳從幾十根，逐漸增加到幾百根，下世紀初可能達2千根。這一切真是一個翻天覆地的變化。
對於CPU，讀者已經很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、K6、K6-2 ……相信您可以如數家珍似地列出一長串。但談到CPU和其他大規模集成電路的封裝，知道的人未必很多。所謂封裝是指安裝半導體集成電路晶元用的外殼，它不僅起著安放、固定、密封、保護晶元和增強電熱性能的作用，而且還是溝通晶元內部世界與外部電路的橋梁——晶元上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印製板上的導線與其他器件建立連接。因此，封裝對CPU和其他LSI集成電路都起著重要的作用。新一代CPU的出現常常伴隨著新的封裝形式的使用。
晶元的封裝技術已經歷了好幾代的變遷，從DIP、QFP、PGA、BGA到CSP再到MCM，技術指標一代比一代先進，包括晶元面積與封裝面積之比越來越接近於1，適用頻率越來越高，耐溫性能越來越好，引腳數增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。
下面將對具體的封裝形式作詳細說明。

一、DIP封裝
70年代流行的是雙列直插封裝，簡稱DIP(Dual In-line Package)。DIP封裝結構具有以下特點:
1.適合PCB的穿孔安裝;
2.比TO型封裝(圖1)易於對PCB布線;
3.操作方便。
DIP封裝結構形式有:多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP(含玻璃陶瓷封接式，塑料包封結構式，陶瓷低熔玻璃封裝式)，如圖2所示。
衡量一個晶元封裝技術先進與否的重要指標是晶元面積與封裝面積之比，這個比值越接近1越好。以採用40根I/O引腳塑料包封雙列直插式封裝(PDIP)的CPU為例，其晶元面積/封裝面積=3×3/15.24×50=1：86,離1相差很遠。不難看出，這種封裝尺寸遠比晶元大，說明封裝效率很低，佔去了很多有效安裝面積。
Intel公司這期間的CPU如8086、80286都採用PDIP封裝。

二、晶元載體封裝
80年代出現了晶元載體封裝，其中有陶瓷無引線晶元載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線晶元載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝SOP(Small Outline Package)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)，封裝結構形式如圖3、圖4和圖5所示。
以0.5mm焊區中心距，208根I/O引腳的QFP封裝的CPU為例，外形尺寸28×28mm，晶元尺寸10×10mm，則晶元面積/封裝面積=10×10/28×28=1：7.8，由此可見QFP比DIP的封裝尺寸大大減小。QFP的特點是:
1.適合用SMT表面安裝技術在PCB上安裝布線;
2.封裝外形尺寸小，寄生參數減小，適合高頻應用;
3.操作方便;
4.可靠性高。
在這期間，Intel公司的CPU，如Intel 80386就採用塑料四邊引出扁平封裝PQFP。

三、BGA封裝
90年代隨著集成技術的進步、設備的改進和深亞微米技術的使用，LSI、VLSI、ULSI相繼出現，硅單晶元集成度不斷提高，對集成電路封裝要求更加嚴格，I/O引腳數急劇增加，功耗也隨之增大。為滿足發展的需要，在原有封裝品種基礎上，又增添了新的品種——球柵陣列封裝，簡稱BGA(Ball Grid Array Package)。如圖6所示。
BGA一出現便成為CPU、南北橋等VLSI晶元的高密度、高性能、多功能及高I/O引腳封裝的最佳選擇。其特點有:
1.I/O引腳數雖然增多，但引腳間距遠大於QFP，從而提高了組裝成品率;
2.雖然它的功耗增加，但BGA能用可控塌陷晶元法焊接，簡稱C4焊接，從而可以改善它的電熱性能:
3.厚度比QFP減少1/2以上，重量減輕3/4以上;
4.寄生參數減小，信號傳輸延遲小，使用頻率大大提高;
5.組裝可用共面焊接，可靠性高;
6.BGA封裝仍與QFP、PGA一樣，佔用基板面積過大;
Intel公司對這種集成度很高(單晶元里達300萬只以上晶體管)，功耗很大的CPU晶元，如Pentium、Pentium Pro、Pentium Ⅱ採用陶瓷針柵陣列封裝CPGA和陶瓷球柵陣列封裝CBGA，並在外殼上安裝微型排風扇散熱，從而達到電路的穩定可靠工作。

四、面向未來的新的封裝技術
BGA封裝比QFP先進，更比PGA好，但它的晶元面積/封裝面積的比值仍很低。
Tessera公司在BGA基礎上做了改進，研製出另一種稱為μBGA的封裝技術，按0.5mm焊區中心距，晶元面積/封裝面積的比為1:4，比BGA前進了一大步。
1994年9月日本三菱電氣研究出一種晶元面積/封裝面積=1:1.1的封裝結構，其封裝外形尺寸只比裸晶元大一點點。也就是說，單個IC晶元有多大，封裝尺寸就有多大，從而誕生了一種新的封裝形式，命名為晶元尺寸封裝，簡稱CSP(Chip Size Package或Chip Scale Package)。CSP封裝具有以下特點:
1.滿足了LSI晶元引出腳不斷增加的需要;
2.解決了IC裸晶元不能進行交流參數測試和老化篩選的問題;
3.封裝面積縮小到BGA的1/4至1/10，延遲時間縮小到極短。
曾有人想，當單晶元一時還達不到多種晶元的集成度時，能否將高集成度、高性能、高可靠的CSP晶元(用LSI或IC)和專用集成電路晶元(ASIC)在高密度多層互聯基板上用表面安裝技術(SMT)組裝成為多種多樣電子組件、子系統或系統。由這種想法產生出多晶元組件MCM(Multi Chip Model)。它將對現代化的計算機、自動化、通訊業等領域產生重大影響。MCM的特點有:
1.封裝延遲時間縮小，易於實現組件高速化;
2.縮小整機/組件封裝尺寸和重量，一般體積減小1/4，重量減輕1/3;
3.可靠性大大提高。
隨著LSI設計技術和工藝的進步及深亞微米技術和微細化縮小晶元尺寸等技術的使用，人們產生了將多個LSI晶元組裝在一個精密多層布線的外殼內形成MCM產品的想法。進一步又產生另一種想法:把多種晶元的電路集成在一個大圓片上，從而又導致了封裝由單個小晶元級轉向硅圓片級(wafer level)封裝的變革，由此引出系統級晶元SOC(System On Chip)和電腦級晶元PCOC(PC On Chip)。
隨著CPU和其他ULSI電路的進步，集成電路的封裝形式也將有相應的發展，而封裝形式的進步又將反過來促成晶元技術向前發展。

晶元封裝形式

封裝形式：
封裝形式是指安裝半導體集成電路晶元用的外殼。它不僅起著安裝、固定、密封、保護晶元及增強電熱性能等方面的作用，而且還通過晶元上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印刷電路板上的導線與其他器件相連接。衡量一個晶元封裝技術先進與否的重要指標是晶元面積與封裝面積之比，這個比值越接近1越好。
封裝大致經過了如下發展進程：
結構方面：TO－>DIP－>LCC－>QFP－>BGA －>CSP；
材料方面：金屬、陶瓷－>陶瓷、塑料－>塑料；
引腳形狀：長引線直插－>短引線或無引線貼裝－>球狀凸點；
裝配方式：通孔插裝－>表面組裝－>直接安裝。

DIP--Double In-line Package--雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側引出，封裝材料有塑料和陶瓷兩種。DIP是最普及的插裝型封裝，應用范圍包括標准邏輯IC，存貯器LSI，微機電路等。

PLCC--Plastic Leaded Chip Carrier--PLCC封裝方式，外形呈正方形，32腳封裝，四周都有管腳，外形尺寸比DIP封裝小得多。PLCC封裝適合用SMT表面安裝技術在PCB上安裝布線，具有外形尺寸小、可靠性高的優點。

PQFP--Plastic Quad Flat Package--PQFP封裝的晶元引腳之間距離很小，管腳很細，一般大規模或超大規模集成電路採用這種封裝形式，其引腳數一般都在100以上。

SOP--Small Outline Package--1968～1969年菲為浦公司就開發出小外形封裝（SOP）。以後逐漸派生出SOJ（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）及SOT（小外形晶體管）、SOIC（小外形集成電路）等。

http://www.sunplusmcu.com/bbs/Dispbbs.asp?boardid=2&ID=601

⑹ 三極體比sot-23更小封裝的三極體貼片封裝是什麼封裝

三極體比sot-23更小封裝的三極體貼片封裝是EM3(0603)。

片狀三極體封裝尺寸較大的可以列印簡化型號，而尺寸小的封裝，如SOT-23、SC-70等只能列印型號代碼。

貼片式三極體可分為雙極型三極體及場效應管，通常稱為片狀三極體及片狀場效應管，貼片式三極體是由傳統引線式三極體發展過來的，管芯相同、僅封裝不同，並且大部分沿用引線式的原型號。

片狀三極體中有4-6引腳的，其中4引腳的有一些是砷化鎵超高頻三極體、微波三極體或雙柵場效應管，而5-6引腳的是組合三極體。

(6)半導體晶體管用什麼封裝的擴展閱讀

晶體三極體具有電流放大作用，其實質是三極體能以基極電流微小的變化量來控制集電極電流較大的變化量。這是三極體最基本的和最重要的特性。

將ΔIc/ΔIb的比值稱為晶體三極體的電流放大倍數，用符號「β」表示。電流放大倍數對於某一隻三極體來說是一個定值，但隨著三極體工作時基極電流的變化也會有一定的改變。

封裝主要分為DIP雙列直插和SMD貼片封裝兩種。從結構方面，封裝經歷了最早期的晶體管TO（如TO-89、TO92）封裝發展到了雙列直插封裝；

隨後由PHILIP公司開發出了SOP小外型封裝，以後逐漸派生出SOJ（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）及SOT（小外形晶體管）、SOIC（小外形集成電路）等。

從材料介質方面，包括金屬、陶瓷、塑料，很多高強度工作條件需求的電路如軍工和宇航級別仍有大量的金屬封裝。

⑺ 什麼是晶體管

什麼是晶體管及其種類與參數?
晶體管是半導體三極體中應用最廣泛的器件之一，在電路中用「V」或「VT」（舊文字元號為「Q」、「GB」等）表示。
晶體管是內部含有兩個PN結，外部通常為三個引出電極的半導體器件。它對電信號有放大和開關等作用，應用十分廣泛。
一、晶體管的種類
晶體管有多種分類方法。
（一）按半導體材料和極性分類
按晶體管使用的半導體材料可分為硅材料晶體管和鍺材料晶體管管。按晶體管的極性可分為鍺NPN型晶體管、鍺PNP晶體管、硅NPN型晶體管和硅PNP型晶體管。
（二）按結構及製造工藝分類
晶體管按其結構及製造工藝可分為擴散型晶體管、合金型晶體管和平面型晶體管。
（三）按電流容量分類
晶體管按電流容量可分為小功率晶體管、中功率晶體管和大功率晶體管。
（四）按工作頻率分類
晶體管按工作頻率可分為低頻晶體管、高頻晶體管和超高頻晶體管等。
（五）按封裝結構分類
晶體管按封裝結構可分為金屬封裝（簡稱金封）晶體管、塑料封裝（簡稱塑封）晶體管、玻璃殼封裝（簡稱玻封）晶體管、表面封裝（片狀）晶體管和陶瓷封裝晶體管等。其封裝外形多種多樣。
（六）按功能和用途分類
晶體管按功能和用途可分為低雜訊放大晶體管、中高頻放大晶體管、低頻放大晶體管、開關晶體管、達林頓晶體管、高反壓晶體管、帶阻晶體管、帶阻尼晶體管、微波晶體管、光敏晶體管和磁敏晶體管等多種類型。
二、晶體管的主要參數
晶體管的主要參數有電流放大系數、耗散功率、頻率特性、集電極最大電流、最大反向電壓、反向電流等。
（一）電流放大系數
電流放大系數也稱電流放大倍數，用來表示晶體管放大能力。
根據晶體管工作狀態的不同，電流放大系數又分為直流電流放大系數和交流電流放大系數。
1．直流電流放大系數
直流電流放大系數也稱靜態電流放大系數或直流放大倍數，是指在靜態無變化信號輸入時，晶體管集電極電流IC與基極電流IB的比值，一般用hFE或β表示。
2．交流電流放大系數
交流電流放大系數也稱動態電流放大系數或交流放大倍數，是指在交流狀態下，晶體管集電極電流變化量△IC與基極電流變化量△IB的比值，一般用hfe或β表示。
hFE或β既有區別又關系密切，兩個參數值在低頻時較接近，在高頻時有一些差異。
（二）耗散功率
耗散功率也稱集電極最大允許耗散功率PCM，是指晶體管參數變化不超過規定允許值時的最大集電極耗散功率。
耗散功率與晶體管的最高允許結溫和集電極最大電流有密切關系。晶體管在使用時，其實際功耗不允許超過PCM值，否則會造成晶體管因過載而損壞。
通常將耗散功率PCM小於1W的晶體管稱為小功率晶體管，PCM等於或大於1W、小於5W的晶體管被稱為中功率晶體管，將PCM等於或大於5W的晶體管稱為大功率晶體管。
（三）頻率特性
晶體管的電流放大系數與工作頻率有關。若晶體管超過了其工作頻率范圍，則會出現放大能力減弱甚至失去放大作用。
晶體管的頻率特性參數主要包括特徵頻率fT和最高振盪頻率fM等。
1．特徵頻率fT
晶體管的工作頻率超過截止頻率fβ或fα時，其電流放大系數β值將隨著頻率的升高而下降。特徵頻率是指β值降為1時晶體管的工作頻率。
通常將特徵頻率fT小於或等於3MHZ的晶體管稱為低頻管，將fT大於或等於30MHZ的晶體管稱為高頻管，將fT大於3MHZ、小於30MHZ的晶體管稱為中頻管。
2．最高振盪頻率fM
最高振盪頻率是指晶體管的功率增益降為1時所對應的頻率。
通常，高頻晶體管的最高振盪頻率低於共基極截止頻率fα，而特徵頻率fT則高於共基極截止頻率fα、低於共集電極截止頻率fβ。
（四）集電極最大電流ICM
集電極最大電流是指晶體管集電極所允許通過的最大電流。當晶體管的集電極電流IC超過ICM時，晶體管的β值等參數將發生明顯變化，影響其正常工作，甚至還會損壞。
（五）最大反向電壓
最大反向電壓是指晶體管在工作時所允許施加的最高工作電壓。它包括集電極—發射極反向擊穿電壓、集電極—基極反向擊穿電壓和發射極—基極反向擊穿電壓。
1．集電極—發射極反向擊穿電壓
該電壓是指當晶體管基極開路時，其集電極與發射極之間的最大允許反向電壓，一般用VCEO或BVCEO表示。
2．集電極—基極反向擊穿電壓
該電壓是指當晶體管發射極開路時，其集電極與基極之間的最大允許反向電壓，用VCBO或BVCBO表示。
3．發射極—基極反向擊穿電壓
該電壓是指當晶體管的集電極開路時，其發射極與基極與之間的最大允許反向電壓，用VEBO或BVEBO表示。
（六）反向電流
晶體管的反向電流包括其集電極—基極之間的反向電流ICBO和集電極—發射極之間的反向擊穿電流ICEO。
1．集電極—基極之間的反向電流ICBO
ICBO也稱集電結反向漏電電流，是指當晶體管的發射極開路時，集電極與基極之間的反向電流。ICBO對溫度較敏感，該值越小，說明晶體管的溫度特性越好。
2．集電極—發射極之間的反向擊穿電流ICEO
ICEO是指當晶體管的基極開路時，其集電極與發射極之間的反向漏電電流，也稱穿透電流。此電流值越小，說明晶體管的性能越好。

⑻ 三極體的封裝是什麼

就是管子的外型，有2N、2SA、2SB、2SC、2SD、回TIP、MJ、MJE、D、D44、D45、T、S、KSA、KSB、KSC、KSD、KTA、KTB、3DD、TIC、BD、BU、PMD……等產答品系類。

⑼ 請問幾種半導體晶體管的功能與注釋及代換管型號

S8050，封裝TOP21，NPN型管，功能高頻放大，40V，1.5A，1W，100MHZ，代換B1240，S8550。S8550與S8050一致。回9012，TOP21，PNP，低頻答放大，50V，0.5A，0.625W，代換，9013。

⑽ 電子晶元裡面那麼多的晶體管是怎麼安裝生產的謝謝

晶元製造的整個過程包括晶元設計、晶元製造、封裝製造、測試等。晶元製造過程特別復雜。首先是晶元設計，根據設計要求，生成「圖案」

1、晶片材料

矽片的成分是硅，硅由石英砂精製而成。矽片經硅元素（99．999％）提純後製成硅棒，成為製造集成電路的石英半導體材料。晶元是晶元製造所需的特定晶片。晶圓越薄，生產成本就越低，但對工藝的要求就越高。

2、晶圓塗層

矽片塗層具有抗氧化、耐溫的特點，其材料是一種光刻膠。

3、晶圓光刻技術的發展與蝕刻

在晶片（或基板）表面塗上一層光刻膠並乾燥。乾燥的晶片被轉移到光刻機上。通過掩模，光將掩模上的圖案投射到晶圓表面的光刻膠上，實現曝光和化學發光反應。曝光後的晶圓進行二次烘烤，即所謂曝光後烘烤，烘烤後的光化學反應更為充分。

最後，顯影劑被噴在晶圓表面的光刻膠上以形成曝光圖案。顯影後，掩模上的圖案保留在光刻膠上。糊化、烘焙和顯影都是在均質顯影劑中完成的，曝光是在平版印刷機中完成的。均化顯影機和光刻機一般都是在線操作，晶片通過機械手在各單元和機器之間傳送。

整個曝光顯影系統是封閉的，晶片不直接暴露在周圍環境中，以減少環境中有害成分對光刻膠和光化學反應的影響。

這個過程使用對紫外線敏感的化學物質，當暴露在紫外線下時會變軟。通過控制陰影對象的位置可以得到晶元的形狀。矽片上塗有光刻膠，使其在紫外光下溶解。

這時，防曬霜的第一部分可以在紫外線直射下溶解，然後用溶劑洗掉。所以其他的形狀和陰影是一樣的，這個效果正是我們想要的。這樣，我們可以得到我們需要的二氧化硅層。

4、摻雜雜質

相應的P和N半導體是通過向晶圓中注入離子而形成的。具體工藝是從矽片上的裸露區域開始，將其放入化學離子混合物中。這個過程將改變摻雜區的傳導模式，使每個晶體管都能打開、關閉或攜帶數據。一個簡單的晶元只能使用一層，但一個復雜的晶元通常有許多層。此時，該過程連續重復，通過打開窗口可以連接不同的層。

這與多層PCB的製造原理類似。更復雜的晶元可能需要多個二氧化硅層，這可以通過重復光刻和上述過程來實現，以形成三維結構。

5、晶圓試驗

經過上述處理後，晶圓上形成點陣狀晶粒。用針法測試了各晶粒的電學性能。一般來說，每個晶元都有大量的晶粒，組織一次pin測試模式是一個非常復雜的過程，這就要求盡可能批量生產相同規格型號的晶元。

數量越大，相對成本就越低，這也是主流晶元設備成本低的一個因素。

6、封裝

同一片晶元芯可以有不同的封裝形式，其原因是晶片固定，引腳捆綁，根據需要製作不同的封裝形式。例如：dip、QFP、PLCC、QFN等，這主要取決於用戶的應用習慣、應用環境、市場形態等外圍因素。

7、測試、包裝

經過上述過程，晶元生產已經完成。這一步是測試晶元，去除有缺陷的產品，並包裝。

(10)半導體晶體管用什麼封裝的擴展閱讀：

晶元封裝工藝完成後，必須進行嚴格的測試，以保證產品質量。晶元外觀檢測是集成電路生產中必不可少的重要環節，直接影響到集成電路產品的質量和後續生產環節的順利進行。外觀檢查有三種方法：

1、傳統的手工檢測方法主要依靠目視檢測，手工檢測可靠性低，檢測效率低，勞動強度高，檢測缺陷有遺漏，無法適應批量生產和製造；

2、該方法基於激光測量技術的檢測方法，硬體要求高，成本高，故障率高，維護困難；

3、基於機器視覺的檢測方法，由於檢測系統硬體易於集成和實現，檢測速度快，檢測精度高，使用維護相對簡單，因此在晶元外觀檢測領域的應用越來越普遍，這是集成電路晶元外觀檢測的發展趨勢。