epi半導體做什麼

⑴ 請教EPI是什麼工藝

Epi_wafer: 在single crystal wafer上再dep一層 crystal Si ,Improve the performance of bipolar transistor, with high breakdown voltage of the collector-substrate junction and low collector resistance. Lightly doped epiwafer minimizes latch-up effect, accurately controlled doing concentration.是在原本Heavily doped substrate上，以的方式成長一層Lightly doped Epi-layer，以作為CMOS製程的底材。因此CMOS是直接建立在Lightly doped Epi-layer上，而Heavily doped substrate則作為接地。此可使CMOS中直立式pnp雙載子寄生電晶體的電流不易橫向地流往寄生的npn電晶體，而流向Heavily doped substrate。因為底材接地，寄生pnp與npn的閉鎖(Latch up)現象可被抑制，但相對使用Epi-Wafer會提高成本。

⑵ Epi是什麼

EPI也就是擴大免疫規劃。20世紀70年代以來，WHO開展的EPI行動，要求堅持免疫方法與流行病學監督相結回合，防治答白喉、百日咳、破傷風、麻疹、脊髓灰質炎、結核病等傳染病，EPI中心內容一是要求不斷擴大免疫接種的覆蓋面，使每個兒童在出生後都有獲得免疫接種的機會；二是要求不斷擴大免疫接種疫苗種類。80年代，重點放在提高免疫覆蓋率，使每個兒童在出生後都能按計劃獲得免疫接種。

⑶ 什麼是EPI

就是英孚搞的一個全球的英語熟練度排名，看一看各個非英語國家在英語能力上是怎麼樣的。

⑷ 公司EPI是什麼

嵌入式面板介面EPI (Embedded Panel Interface)是一個開放的標准，可以對所有最大可交換性的平板顯示器進行簡單內且直接的控容制。模塊計算機COM's (Computer OnMoles)一個較大的優勢是不同供應商模塊之間的可交換性，唯一的弱點是平板顯示器的直接控制。為了讓嵌入式計算機模塊能直接控制平板顯示器，需要一些其它的信息。因此，EPI將缺失的參數添加到完整的EDID1.3 數據系列中。EPI 協議是基於VESA 標準的EDID(ExtendedDisplay Identification Data) Revision 1.3 並且定義了軟體格式和可升級的硬體介面。EPI數據組描述獨立於視頻控制器，且由COM 的視頻BIOS 解釋說明，以此來設置正確的視頻屬性。結果是使顯示器及COM獲得自由可交換性的製造商獨立的「插入即可顯示」解決方案。

⑸ 半導體外延生長有哪些方式

外延(Epitaxy, 簡稱Epi)工藝是指在單晶襯底上生長一層跟襯底具有相同晶格排列的單晶材料，外延層可以是同質外延層(Si/Si)，也可以是異質外延層(SiGe/Si 或SiC/Si等)；同樣實現外延生長也有很多方法，包括分子束外延(MBE)，超高真空化學氣相沉積(UHV/CVD)，常壓及減壓外延(ATM & RP Epi)等等。本文僅介紹廣泛應用於半導體集成電路生產中襯底為硅材料的硅(Si)和鍺硅(SiGe)外延工藝。
根據生長方法可以將外延工藝分為兩大類(表1)：全外延(Blanket Epi)和選擇性外延(Selective Epi, 簡稱SEG)。工藝氣體中常用三種含硅氣體源：硅烷(SiH4)，二氯硅烷(SiH2Cl2, 簡稱DCS) 和三氯硅烷(SiHCl3, 簡稱TCS)；某些特殊外延工藝中還要用到含Ge和C的氣體鍺烷(GeH4)和甲基硅烷(SiH3CH3)；選擇性外延工藝中還需要用到刻蝕性氣體氯化氫(HCl)，反應中的載氣一般選用氫氣(H2)。

外延選擇性的實現一般通過調節外延沉積和原位(in-situ)刻蝕的相對速率大小來實現，所用氣體一般為含氯(Cl)的硅源氣體DCS，利用反應中Cl原子在硅表面的吸附小於氧化物或者氮化物來實現外延生長的選擇性；由於SiH4不含Cl原子而且活化能低，一般僅應用於低溫全外延工藝；而另外一種常用硅源TCS蒸氣壓低，在常溫下呈液態，需要通過H2鼓泡來導入反應腔，但價格相對便宜，常利用其快速的生長率（可達到5 um/min）來生長比較厚的硅外延層，這在硅外延片生產中得到了廣泛的應用。IV族元素中Ge的晶格常數(5.646A與Si的晶格常數(5.431A差別最小，這使得SiGe與Si工藝易集成。在單晶Si中引入Ge形成的SiGe單晶層可以降低帶隙寬度，增大晶體管的特徵截止頻率fT(cut-off frequency)，這使得它在無線及光通信高頻器件方面應用十分廣泛；另外在先進的CMOS集成電路工藝中還會利用Ge跟Si的晶格常數失配(4%)引入的晶格應力來提高電子或者空穴的遷移率(mobility)，從而增大器件的工作飽和電流以及響應速度，這正成為各國半導體集成電路工藝研究中的熱點。由於本徵硅的導電性能很差，其電阻率一般在200ohm-cm以上，通常在外延生長的同時還需要摻入雜質氣體(dopant)來滿足一定的器件電學性能。雜質氣體可以分為N型和P型兩類：常用N型雜質氣體包括磷烷(PH3)和砷烷(AsH3)，而P型則主要是硼烷(B2H6)。
硅及鍺硅外延工藝在現代集成電路製造中應用十分廣泛，概括起來主要包括：
1．硅襯底外延：矽片製造中為了提高矽片的品質通常在矽片上外延一層純凈度更高的本徵硅；或者在高攙雜硅襯底上生長外延層以防止器件的閂鎖（latch up）效應。
2．異質結雙極晶體管（Hetero-junction Bipolar Transistor,簡稱HBT)基區(base)異質結SiGe外延(圖1)：其原理是在基區摻入Ge組分，通過減小能帶寬度,從而使基區少子從發射區到基區跨越的勢壘高度降低，從而提高發射效率γ, 因而，很大程度上提高了電流放大系數β。在滿足一定的放大系數的前提下，基區可以重摻雜，並且可以做得較薄，這樣就減少了載流子的基區渡越時間，從而提高器件的截止頻率fT (Cut-Off Frequency)，這正是異質結在超高速，超高頻器件中的優勢所在。

3．CMOS源(source)漏(drain)區選擇性Si/SiGe外延：進入90nm工藝時代後，隨著集成電路器件尺寸的大幅度減小，源漏極的結深越來越淺，需要採用選擇性外延技術 (SEG)以增厚源漏極(elevated source/drain)來作為後續硅化(silicide)反應的犧牲層(sacrificial layer) (圖2)，從而降低串聯電阻，有報道稱這項技術導致了飽和電流(Idsat)有15％的增加。

而對於正在研發中的65/45nm技術工藝，有人採用對PMOS源漏極刻蝕後外延SiGe層來引入對溝道的壓應力(compressive stress) (圖3)，以提高空穴(hole)的遷移率(mobility)，據報道稱實現了飽和電流(Idsat)35％的增加。

應變硅(strain silicon)外延：在鬆弛(relaxed)的SiGe層上面外延一層單晶Si，由於Si跟SiGe晶格常數失配而導致Si單晶層受到下面SiGe層的拉伸應力(tensile stress)而使得電子的遷移率(mobility)得到提升(圖4)，這就使得NMOS在保持器件尺寸不變的情況下飽和電流(Idsat)得到增大，而Idsat的增大意味著器件響應速度的提高，這項技術正成為各國研究熱點。
一般而言，一項完整的外延工藝包括3個環節：
首先，根據需要實現的工藝結果對矽片進行預處理，包括去除表面的自然氧化層及矽片表面的雜質，對於重攙雜襯底矽片則必須考慮是否需要背封(backseal)以減少後續外延生長過程中的自攙雜。
然後在外延工藝過程中需要對程式進行優化，如今先進的外延設備一般為單片反應腔，能在100秒之內將矽片加熱到1100℃以上，利用先進的溫度探測裝置能將工藝溫度偏差控制在2度以內，反應氣體則可通過質量流量計(MFC)來使得流量得到精準控制。在進行外延沉積之前一般都需要H2烘烤(bake)這一步，其目的在於原位(in-situ)去除矽片表面的自然氧化層和其他雜質，為後續的外延沉積准備出潔凈的硅表面狀態。
最後在外延工藝完成以後需要對性能指標進行評估，簡單的性能指標包括外延層厚度和電特性參數, 片內厚度及電特性均勻度(uniformity)，片與片間的重復性(repeatability)，雜質顆粒(particle)數目以及污染(contamination)
；在工業生產中經常要求片內膜厚及電性的均勻度<1.5%(1σ)，對矽片廠家來說經常還要考查外延層的擴展電阻率曲線(SRP)以確定是否有污染存在及污染物雜質的量。特別地，對於SiGe工藝我們經常還需要測量Ge的含量及其深度分布，對於有攙雜的工藝我們還需要知道攙雜原子的含量及深度分布。另外晶格缺陷(defect)也是我們必須考慮的問題，一般而言，常常出現的有四種缺陷，包括薄霧(haze)，滑移線(slip line), 堆跺層錯(stacking fault) 和穿刺(spike)，這些缺陷的存在對器件性能有很大影響，可以導致器件漏電流增大甚至器件完全失效而成為致命缺陷(killer effect)。一般來講消除這些缺陷的辦法是檢查反應腔體漏率是否足夠低(<1mTorr/min)，片內工藝溫度分布是否均勻，承載矽片的基座或准備的矽片表面是否潔凈、平坦等。
經過外延層性能指標檢測以後我們還需要對外延工藝進一步優化，以滿足特定器件的工藝要求。
硅襯底外延：矽片製造中為了提高矽片的品質通常在矽片上外延一層純凈度更高的本徵硅；或者在高攙雜硅襯底上生長外延層以防止器件的閂鎖（latch up）效應。

⑹ epi-cedrol是什麼啊

epi是「環氧氯丙烷」的縮寫。

⑺ epi 二極體是什麼意思

需要看具體的應用，及UF和UF 所採用的wafer;對於快恢復二極體，TRR 及其波形是一個關鍵的參數，而材料EPI和As-cut的wafer的二極體TRR 波形是不一樣的，

⑻ 請教EPI是什麼工藝

外延(Epitaxy, 簡稱Epi)工藝是指在單晶襯底上生長一層跟襯底具有相同晶格排列的單晶回材料，外延層可以答是同質外延層(Si/Si)，也可以是異質外延層(SiGe/Si 或SiC/Si等)；同樣實現外延生長也有很多方法，包括分子束外延(MBE)，超高真空化學氣相沉積(UHV/CVD)，常壓及減壓外延(ATM RP Epi)等等。

⑼ 磊晶圓（epi-wafer）是什麼意思與一般說的wafer有什麼區別

外延來(Epitaxy, 簡稱Epi)工藝是指在單源晶襯底上生長一層跟襯底具有相同晶格排列的單晶材料，外延層可以是同質外延層(Si/Si)，也可以是異質外延層(SiGe/Si 或SiC/Si等)；同樣實現外延生長也有很多方法，包括分子束外延(MBE)，超高真空化學氣相沉積(UHV/CVD)，常壓及減壓外延(ATM & RP Epi)等等。