半導體封裝工藝怎麼裝片

1. 半導體封裝測試的過程

封裝過程為：來自晶圓前道工藝的晶圓通過劃片工藝後，被切割為小的晶片（Die），然後將切內割好的晶片容用膠水貼裝到相應的基板（引線框架）架的小島上，再利用超細的金屬（金、錫、銅、鋁）導線或者導電性樹脂將晶片的接合焊盤（Bond Pad）連接到基板的相應引腳（Lead）,並構成所要求的電路；然後再對獨立的晶片用塑料外殼加以封裝保護，塑封之後，還要進行一系列操作，如後固化（Post Mold Cure）、切筋和成型（Trim&Form）、電鍍（Plating）以及列印等工藝。封裝完成後進行成品測試，通常經過入檢（Incoming）、測試（Test）和包裝（Packing）等工序，最後入庫出貨。典型的封裝工藝流程為：劃片 裝片 鍵合 塑封 去飛邊 電鍍 列印 切筋和成型 外觀檢查 成品測試 包裝出貨。

2. 半導體行業晶元封裝與測試的工藝流程

封裝測試抄廠從來料（晶圓）開始，經過前道的晶圓表面貼膜（WTP）→晶圓背面研磨（GRD）→晶圓背面拋光（polish）→晶圓背面貼膜（W－M）→晶圓表面去膜（WDP）→晶圓烘烤（WBK）→晶圓切割（SAW）→切割後清洗（DWC）→晶圓切割後檢查（PSI）→紫外線照射（U－V）→晶片粘結（DB）→銀膠固化（CRG）→引線鍵合（WB）→引線鍵合後檢查（PBI）；在經過後道的塑封（MLD）→塑封後固化（PMC）→正印（PTP）→背印（BMK）→切筋（TRM）→電鍍（SDP）→電鍍後烘烤（APB）→切筋成型（T－F）→終測（FT1）→引腳檢查（LSI）→最終目檢（FVI）→最終質量控制（FQC）→烘烤去濕（UBK）→包裝（P－K）→出貨檢查（OQC）→入庫（W－H）等工序對晶元進行封裝和測試，最終出貨給客戶

3. 半導體封裝過程

晶背研磨-晶元切割-晶元清洗-晶元焊接-焊線-塑封-高溫固化-去處聯筋-電鍍-正背印-IC 分離-測試-編帶包裝

4. 半導體封裝的簡介

半導體生產流程由晶圓製造、晶圓測試、晶元封裝和封裝後測試組成。塑封之後版，還要進行一系權列操作，如後固化（Post Mold Cure）、切筋和成型（Trim&Form）、電鍍（Plating）以及列印等工藝。典型的封裝工藝流程為：劃片 裝片 鍵合 塑封 去飛邊 電鍍 列印 切筋和成型 外觀檢查 成品測試 包裝出貨。

5. 晶元都有哪些封裝形式步驟是什麼

集成電路晶元的封裝形式

自從美國Intel公司1971年設計製造出4位微處a理器晶元以來，在20多年時間內，CPU從Intel4004、80286、80386、80486發展到Pentium和PentiumⅡ，數位從4位、8位、16位、32位發展到64位;主頻從幾兆到今天的400MHz以上，接近GHz;CPU晶元里集成的晶體管數由2000個躍升到500萬個以上;半導體製造技術的規模由SSI、MSI、LSI、VLSI達到 ULSI。封裝的輸入/輸出（I/O）引腳從幾十根，逐漸增加到幾百根，下世紀初可能達2千根。這一切真是一個翻天覆地的變化。
對於CPU，讀者已經很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、K6、K6-2 ……相信您可以如數家珍似地列出一長串。但談到CPU和其他大規模集成電路的封裝，知道的人未必很多。所謂封裝是指安裝半導體集成電路晶元用的外殼，它不僅起著安放、固定、密封、保護晶元和增強電熱性能的作用，而且還是溝通晶元內部世界與外部電路的橋梁——晶元上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印製板上的導線與其他器件建立連接。因此，封裝對CPU和其他LSI集成電路都起著重要的作用。新一代CPU的出現常常伴隨著新的封裝形式的使用。
晶元的封裝技術已經歷了好幾代的變遷，從DIP、QFP、PGA、BGA到CSP再到MCM，技術指標一代比一代先進，包括晶元面積與封裝面積之比越來越接近於1，適用頻率越來越高，耐溫性能越來越好，引腳數增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。
下面將對具體的封裝形式作詳細說明。

一、DIP封裝
70年代流行的是雙列直插封裝，簡稱DIP(Dual In-line Package)。DIP封裝結構具有以下特點:
1.適合PCB的穿孔安裝;
2.比TO型封裝(圖1)易於對PCB布線;
3.操作方便。
DIP封裝結構形式有:多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP(含玻璃陶瓷封接式，塑料包封結構式，陶瓷低熔玻璃封裝式)，如圖2所示。
衡量一個晶元封裝技術先進與否的重要指標是晶元面積與封裝面積之比，這個比值越接近1越好。以採用40根I/O引腳塑料包封雙列直插式封裝(PDIP)的CPU為例，其晶元面積/封裝面積=3×3/15.24×50=1：86,離1相差很遠。不難看出，這種封裝尺寸遠比晶元大，說明封裝效率很低，佔去了很多有效安裝面積。
Intel公司這期間的CPU如8086、80286都採用PDIP封裝。

二、晶元載體封裝
80年代出現了晶元載體封裝，其中有陶瓷無引線晶元載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線晶元載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝SOP(Small Outline Package)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)，封裝結構形式如圖3、圖4和圖5所示。
以0.5mm焊區中心距，208根I/O引腳的QFP封裝的CPU為例，外形尺寸28×28mm，晶元尺寸10×10mm，則晶元面積/封裝面積=10×10/28×28=1：7.8，由此可見QFP比DIP的封裝尺寸大大減小。QFP的特點是:
1.適合用SMT表面安裝技術在PCB上安裝布線;
2.封裝外形尺寸小，寄生參數減小，適合高頻應用;
3.操作方便;
4.可靠性高。
在這期間，Intel公司的CPU，如Intel 80386就採用塑料四邊引出扁平封裝PQFP。

三、BGA封裝
90年代隨著集成技術的進步、設備的改進和深亞微米技術的使用，LSI、VLSI、ULSI相繼出現，硅單晶元集成度不斷提高，對集成電路封裝要求更加嚴格，I/O引腳數急劇增加，功耗也隨之增大。為滿足發展的需要，在原有封裝品種基礎上，又增添了新的品種——球柵陣列封裝，簡稱BGA(Ball Grid Array Package)。如圖6所示。
BGA一出現便成為CPU、南北橋等VLSI晶元的高密度、高性能、多功能及高I/O引腳封裝的最佳選擇。其特點有:
1.I/O引腳數雖然增多，但引腳間距遠大於QFP，從而提高了組裝成品率;
2.雖然它的功耗增加，但BGA能用可控塌陷晶元法焊接，簡稱C4焊接，從而可以改善它的電熱性能:
3.厚度比QFP減少1/2以上，重量減輕3/4以上;
4.寄生參數減小，信號傳輸延遲小，使用頻率大大提高;
5.組裝可用共面焊接，可靠性高;
6.BGA封裝仍與QFP、PGA一樣，佔用基板面積過大;
Intel公司對這種集成度很高(單晶元里達300萬只以上晶體管)，功耗很大的CPU晶元，如Pentium、Pentium Pro、Pentium Ⅱ採用陶瓷針柵陣列封裝CPGA和陶瓷球柵陣列封裝CBGA，並在外殼上安裝微型排風扇散熱，從而達到電路的穩定可靠工作。

四、面向未來的新的封裝技術
BGA封裝比QFP先進，更比PGA好，但它的晶元面積/封裝面積的比值仍很低。
Tessera公司在BGA基礎上做了改進，研製出另一種稱為μBGA的封裝技術，按0.5mm焊區中心距，晶元面積/封裝面積的比為1:4，比BGA前進了一大步。
1994年9月日本三菱電氣研究出一種晶元面積/封裝面積=1:1.1的封裝結構，其封裝外形尺寸只比裸晶元大一點點。也就是說，單個IC晶元有多大，封裝尺寸就有多大，從而誕生了一種新的封裝形式，命名為晶元尺寸封裝，簡稱CSP(Chip Size Package或Chip Scale Package)。CSP封裝具有以下特點:
1.滿足了LSI晶元引出腳不斷增加的需要;
2.解決了IC裸晶元不能進行交流參數測試和老化篩選的問題;
3.封裝面積縮小到BGA的1/4至1/10，延遲時間縮小到極短。
曾有人想，當單晶元一時還達不到多種晶元的集成度時，能否將高集成度、高性能、高可靠的CSP晶元(用LSI或IC)和專用集成電路晶元(ASIC)在高密度多層互聯基板上用表面安裝技術(SMT)組裝成為多種多樣電子組件、子系統或系統。由這種想法產生出多晶元組件MCM(Multi Chip Model)。它將對現代化的計算機、自動化、通訊業等領域產生重大影響。MCM的特點有:
1.封裝延遲時間縮小，易於實現組件高速化;
2.縮小整機/組件封裝尺寸和重量，一般體積減小1/4，重量減輕1/3;
3.可靠性大大提高。
隨著LSI設計技術和工藝的進步及深亞微米技術和微細化縮小晶元尺寸等技術的使用，人們產生了將多個LSI晶元組裝在一個精密多層布線的外殼內形成MCM產品的想法。進一步又產生另一種想法:把多種晶元的電路集成在一個大圓片上，從而又導致了封裝由單個小晶元級轉向硅圓片級(wafer level)封裝的變革，由此引出系統級晶元SOC(System On Chip)和電腦級晶元PCOC(PC On Chip)。
隨著CPU和其他ULSI電路的進步，集成電路的封裝形式也將有相應的發展，而封裝形式的進步又將反過來促成晶元技術向前發展。

晶元封裝形式

封裝形式：
封裝形式是指安裝半導體集成電路晶元用的外殼。它不僅起著安裝、固定、密封、保護晶元及增強電熱性能等方面的作用，而且還通過晶元上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印刷電路板上的導線與其他器件相連接。衡量一個晶元封裝技術先進與否的重要指標是晶元面積與封裝面積之比，這個比值越接近1越好。
封裝大致經過了如下發展進程：
結構方面：TO－>DIP－>LCC－>QFP－>BGA －>CSP；
材料方面：金屬、陶瓷－>陶瓷、塑料－>塑料；
引腳形狀：長引線直插－>短引線或無引線貼裝－>球狀凸點；
裝配方式：通孔插裝－>表面組裝－>直接安裝。

DIP--Double In-line Package--雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側引出，封裝材料有塑料和陶瓷兩種。DIP是最普及的插裝型封裝，應用范圍包括標准邏輯IC，存貯器LSI，微機電路等。

PLCC--Plastic Leaded Chip Carrier--PLCC封裝方式，外形呈正方形，32腳封裝，四周都有管腳，外形尺寸比DIP封裝小得多。PLCC封裝適合用SMT表面安裝技術在PCB上安裝布線，具有外形尺寸小、可靠性高的優點。

PQFP--Plastic Quad Flat Package--PQFP封裝的晶元引腳之間距離很小，管腳很細，一般大規模或超大規模集成電路採用這種封裝形式，其引腳數一般都在100以上。

SOP--Small Outline Package--1968～1969年菲為浦公司就開發出小外形封裝（SOP）。以後逐漸派生出SOJ（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）及SOT（小外形晶體管）、SOIC（小外形集成電路）等。

http://www.sunplusmcu.com/bbs/Dispbbs.asp?boardid=2&ID=601

6. 晶元封裝的主要步驟是什麼啊

板上晶元（Chip On Board, COB)工藝過程首先是在基底表面用導熱環氧樹脂(一般用摻銀顆粒的環氧樹脂)覆蓋矽片安放點，然後將矽片直接安放在基底表面，熱處理至矽片牢固地固定在基底為止，隨後再用絲焊的方法在矽片和基底之間直接建立電氣連接。

裸晶元技術主要有兩種形式：一種是COB技術，另一種是倒裝片技術（Flip Chip）。板上晶元封裝（COB），半導體晶元交接貼裝在印刷線路板上，晶元與基板的電氣連接用引線縫合方法實現，晶元與基板的電氣連接用引線縫合方法實現，並用樹脂覆蓋以確保可靠性。雖然COB是最簡單的裸晶元貼裝技術，但它的封裝密度遠不如TAB和倒片焊技術。

COB主要的焊接方法：
（1）熱壓焊

利用加熱和加壓力使金屬絲與焊區壓焊在一起。其原理是通過加熱和加壓力，使焊區（如AI）發生塑性形變同時破壞壓焊界面上的氧化層，從而使原子間產生吸引力達到「鍵合」的目的，此外，兩金屬界面不平整加熱加壓時可使上下的金屬相互鑲嵌。此技術一般用為玻璃板上晶元COG。

（2）超聲焊

超聲焊是利用超聲波發生器產生的能量，通過換能器在超高頻的磁場感應下，迅速伸縮產生彈性振動，使劈刀相應振動，同時在劈刀上施加一定的壓力，於是劈刀在這兩種力的共同作用下，帶動AI絲在被焊區的金屬化層如（AI膜）表面迅速摩擦，使AI絲和AI膜表面產生塑性變形，這種形變也破壞了AI層界面的氧化層，使兩個純凈的金屬表面緊密接觸達到原子間的結合，從而形成焊接。主要焊接材料為鋁線焊頭，一般為楔形。

（3）金絲焊

球焊在引線鍵合中是最具代表性的焊接技術，因為現在的半導體封裝二、三極體封裝都採用AU線球焊。而且它操作方便、靈活、焊點牢固（直徑為25UM的AU絲的焊接強度一般為0.07～0.09N/點），又無方向性，焊接速度可高達15點/秒以上。金絲焊也叫熱（壓）（超）聲焊主要鍵合材料為金（AU）線焊頭為球形故為球焊。

COB封裝流程
第一步：擴晶。採用擴張機將廠商提供的整張LED晶片薄膜均勻擴張，使附著在薄膜表面緊密排列的LED晶粒拉開，便於刺晶。

第二步：背膠。將擴好晶的擴晶環放在已刮好銀漿層的背膠機面上，背上銀漿。點銀漿。適用於散裝LED晶元。採用點膠機將適量的銀漿點在PCB印刷線路板上。

第三步：將備好銀漿的擴晶環放入刺晶架中，由操作員在顯微鏡下將LED晶片用刺晶筆刺在PCB印刷線路板上。

第四步：將刺好晶的PCB印刷線路板放入熱循環烘箱中恆溫靜置一段時間，待銀漿固化後取出(不可久置，不然LED晶元鍍層會烤黃，即氧化，給邦定造成困難)。如果有LED晶元邦定，則需要以上幾個步驟；如果只有IC晶元邦定則取消以上步驟。

第五步：粘晶元。用點膠機在PCB印刷線路板的IC位置上適量的紅膠(或黑膠)，再用防靜電設備(真空吸筆或子)將IC裸片正確放在紅膠或黑膠上。

第六步：烘乾。將粘好裸片放入熱循環烘箱中放在大平面加熱板上恆溫靜置一段時間，也可以自然固化(時間較長)。

第七步：邦定(打線)。採用鋁絲焊線機將晶片(LED晶粒或IC晶元)與PCB板上對應的焊盤鋁絲進行橋接，即COB的內引線焊接。

第八步：前測。使用專用檢測工具(按不同用途的COB有不同的設備，簡單的就是高精密度穩壓電源)檢測COB板，將不合格的板子重新返修。

第九步：點膠。採用點膠機將調配好的AB膠適量地點到邦定好的LED晶粒上，IC則用黑膠封裝，然後根據客戶要求進行外觀封裝。

第十步：固化。將封好膠的PCB印刷線路板放入熱循環烘箱中恆溫靜置，根據要求可設定不同的烘乾時間。

第十一步：後測。將封裝好的PCB印刷線路板再用專用的檢測工具進行電氣性能測試，區分好壞優劣。

與其它封裝技術相比，COB技術價格低廉（僅為同晶元的1/3左右）、節約空間、工藝成熟。但任何新技術在剛出現時都不可能十全十美，COB技術也存在著需要另配焊接機及封裝機、有時速度跟不上以及PCB貼片對環境要求更為嚴格和無法維修等缺點。

某些板上晶元(CoB)的布局可以改善IC信號性能，因為它們去掉了大部分或全部封裝，也就是去掉了大部分或全部寄生器件。然而，伴隨著這些技術，可能存在一些性能問題。在所有這些設計中，由於有引線框架片或BGA標志，襯底可能不會很好地連接到VCC或地。可能存在的問題包括熱膨脹系數(CTE)問題以及不良的襯底連接。

將晶元封裝在一個封裝體內或其表面上是封裝界沿用了多年的一種傳統的封裝技術。如LPCC、TBGA、SOIC和DIPS等都採用這種封裝方法。90年代以來，隨著應用領域的大力驅動，封裝技術不斷取得日新月異的進展。單從封裝技術新名詞的涌現速度就足以說明封裝技術的不斷發展。近幾年在各種期刊和會議錄文章中出現的封裝技術縮略詞更是層出不窮，令人眼花繚亂，應接不暇。

人們對銅引線框架的特性及其相關的工藝技術並不陌生。採用金線與其它合金(如銅等)的引線鍵合技術已接近完美的程度。最近幾年，引線鍵合的節距(交錯節距)不斷減小，已由原來的100μm降至80μm、50μm、35μm，2002年已降至25μm。目前的封裝多採用下列兩種形式：1種是採用封帽的氣密封裝；另一種是採用模壓化合物或液體密封劑的灌封方式，使最終的封裝體能經受住可靠性測試。此外，與PCB的互連採用針式引線，其形狀可分為直接鷗翼形成「J」形。三四年以前，製造產品的最終目的通常是最大限度地延長使用壽命。但如今的情況已大不相同了，消費類產品已達到極為豐富的程度。一旦產品出現故障，人們通常採用的方法是棄舊購新，因為購買新產品的價格甚至比維修還要劃算。這也足以說明，大部分產品的價格已發生了許多變化。

2 倒裝晶元技術的發展

30多年前，「倒裝晶元」問世。當時為其冠名為「C4」，即「可控熔塌晶元互連」技術。該技術首先採用銅，然後在晶元與基板之間製作高鉛焊球。銅或高鉛焊球與基板之間的連接通過易熔焊料來實現。此後不久出現了適用於汽車市場的「封帽上的柔性材料(FOC)」；還有人採用Sn封帽，即蒸發擴展易熔面或E3工藝對C4工藝做了進一步的改進。C4工藝盡管實現起來比較昂貴(包括許可證費用與設備的費用等)，但它還是為封裝技術提供了許多性能與成本優勢。與引線鍵合工藝不同的是，倒裝晶元可以批量完成，因此還是比較劃算。

由於新型封裝技術和工藝不斷以驚人的速度涌現，因此完成具有數千個凸點的晶元設計目前已不存在大的技術障礙小封裝技術工程師可以運用新型模擬軟體輕易地完成各種電、熱、機械與數學模擬。此外，以前一些世界知名公司專為內部使用而設計的專用工具目前已得到廣泛應用。為此設計人員完全可以利用這些新工具和新工藝最大限度地提高設計性，最大限度地縮短面市的時間。

無論人們對此抱何種態度，倒裝晶元已經開始了一場工藝和封裝技術革命，而且由於新材料和新工具的不斷涌現使倒裝晶元技術經過這么多年的發展以後仍能處於不斷的變革之中。為了滿足組裝工藝和晶元設計不斷變化的需求，基片技術領域正在開發新的基板技術，模擬和設計軟體也不斷更新升級。因此，如何平衡用最新技術設計產品的願望與以何種適當款式投放產品之間的矛盾就成為一項必須面對的重大挑戰。

由於受互連網帶寬不斷變化以及下面列舉的一些其它因素的影響，許多設計人員和公司不得不轉向倒裝晶元技術。

其它因素包括：

①減小信號電感——40Gbps(與基板的設計有關)；
②降低電源／接地電感；
③提高信號的完整性；
④最佳的熱、電性能和最高的可靠性；
⑤減少封裝的引腳數量；
⑥超出引線鍵合能力，外圍或整個面陣設計的高凸點數量；
⑦當節距接近200μm設計時允許；S片縮小(受焊點限制的晶元)；
⑧允許BOAC設計，即在有源電路上進行凸點設計。

然而，由於倒裝晶元工藝的固有特點使採用倒裝晶元工藝製作的封裝並非是全密封的，且還要使用剛性凸點。在這一點上，它與採用引線鍵合將晶元與基板相連接的方法有所不同。許多早期的C4設計都與晶元(熱膨脹系數，即CTE約為2．3-2．8ppm)一起組裝在陶瓷基板(CTE為7ppm)上。這種設計通常需要底部填料以確保晶元與基板的可靠連接。底部填充的主要作用是彌補晶元與基板之間在功率與／或熱循環期間出現的CTE失配，而不起隔離潮濕的作用。CTE失配有可能造成晶元與基板以不同的速度膨脹和收縮，最終會導致晶元的斷裂。

倒裝晶元工藝自問世以來一直在微電子封裝中得到廣泛應用。最近5年由於對提高性能，增加凸點數量和降低成本等方面不斷提出新的要求。為了滿足這些要求，許多知名大公司已對倒裝晶元技術做了許多改進。由於晶元尺寸已經增加，凸點節距已經減小，促進新型基板材料不斷問世，晶元凸點製作工藝和底部填充技術不斷改善，環保型無鉛焊料逐步得到廣泛應用，致使互連的選擇越來越廣泛。

3 新工藝問世

最近幾年由於應用領域不斷對工藝提出新的要求，世界各國，尤其是美國從事封裝技術研究的機構和公司都紛紛推出其新的工藝和技術。這些新的工藝可省去以往那些價格昂貴的基板和工藝步驟，直接在PCB上安裝更小的晶元。這些工藝尤其適用於低成本的消費類產品。此外，最近一些公司還開發出一種採用有機基板的新工藝。這種有機基板的最大優勢在於它的製造成本。它比陶瓷基板工藝的成本要低得多，而設計的線條卻可以達到非常細密的程度。自從有機基板出現以來，為了滿足日益縮小的特徵尺寸的要求，許多公司已開發出有機基板專用的工具和工藝技術。

可供選擇的基板材料十分豐富，包括柔性基板(帶狀)、疊層基板(FR-4、FR-5、BTTM等)、組合基板(有機組合薄層或疊層上的薄膜介質材料)、氧化鋁陶瓷、HiTCETM陶瓷、以及具有BCBTM介質層的玻璃基板等，可謂應有盡有。幾年前，如果一個 高速晶元組件所耗的功率較高，凸點在2000個以上，節距為200pm的話，其製造難度與製作成本將會高的難以想像。但就目前的工藝設備與技術能力而言，對同類難度產品的製造與組裝成品率都已達到相當高的水平，且製造成本已趨於合理化。推動這些新工藝發展的驅動力是什麼呢?其實，與任何新技術相同，推動其發展的動力仍是為了達到生產與樣品基板的普及性、基板與組裝成本、封裝設計要求與可靠性等因素之間的平衡。

4 成本問題

像其它技術一樣，倒裝晶元技術的製造成本仍然與技術和批量大小密切相關。目前大多數工藝的成本仍然十分高昂，而標准工藝仍受批量生產程度的驅使。此外，可靠性也是需要解決的一個問題。許多公司在進行有機封裝時仍在使用針對氣密封裝的可靠性標准。目前有許多公司正在和JEDEC討論解決這一問題的辦法。近一段時間，各種科技期刊報道了多篇論述這一問題的文章。估計在不遠的將來有望出台一套專門適用於有機封裝技術的標准。與此同時，供應商與用戶也在不斷努力，為滿足單個用戶的特殊要求提供必要的可靠性。過去，IC封裝通常需要進行下面一系列的可靠性測試。

①在121℃下進行168個小時的相對濕度壓力鍋蒸煮試驗(RH-PCT)；
②在150℃下完成1000小時的高溫存儲(HTSL)試驗；
③在85℃下完成1000小時，85％相對濕度溫度-溫度偏壓試驗(RH-THBT)；
④在-55℃-+125℃下完成1000個循環。
⑤在130℃下完成超過168小時，85％相對濕度強加速溫濕應力試驗(RH-HSAT)。

封裝與PCB的二級可靠性包括許多項不同的測試。這些測試需要在0℃-100℃下完成300個循環。JEDEC對測試標准和循環的停留時間做了十分詳細的規定。

隨著有機封裝應用領域的不斷擴大，可靠性問題將成為該技術面臨的主要挑戰。其中由潮氣吸收引起的分層，以及由封裝結構的精細程度和電流密度過高引起的電遷移等問題都必須得到更多的關注。聚醯亞胺是吸潮性能最差的材料之一。盡管目前的一層或兩層帶狀生產都採用這種材料，但它與銅的粘接性能較差，因此有機封裝要想取得長足發展必須解決這些問題。

5 失效機理

要充分理解材料在使用過程中出現的失效機理仍需要通過濕氣和腐蝕測試，如PCT和HAST等。不過這些測試是否應該用作鑒定失效的基本條件仍有爭議。這些問題還有待JEDEC和其它機構的進一步商議。除此之外，封裝界還在探討其它的測試手段。一些公司認為，一理了解了失效的機理就可以取消某些測試標准。

然而，一些特殊應用的產品仍要與許多噴氣式飛機部件、醫療部件、衛星、導彈等一起進行溫度循環實驗。在這類情況下仍需要可靠性更高、壽命更長的倒裝晶元封裝。因此必須開發一種適合高速大功耗(5—100W)工作的晶元工藝技術。這類晶元的凸點通常在2000-5000個，節距在200μm或以下。盡管有許多公司正在從事這方面的研究，但誰會成為最大的贏家目前尚不明朗。

迄今為止，每個公司都在制訂各自的工作目標，因此市場上的工藝技術及支撐產品的種類十分繁雜。主要包括CSP、DCA、COB和FCBGA(倒裝
晶元焊球網路陣列)等。

6 選擇

倒裝晶元的最終結果是一個封裝，但它本身是一種工藝而並非封裝。可以採用各種不同的方法改變工藝以滿足各種不同的應用要求。最基本的步驟包括：製作晶元封裝凸點、切片、將晶元倒裝在基板或載體上、晶元與基板再流焊、在晶元與基板之間進行底部填充、老化、製作BGA焊球、將最終的封裝組裝到另一塊印製電路板(通常為FR-4)上。

是否選擇倒裝晶元技術作為最終的封裝選擇主要取決於基板的選擇。通常基板必須符合下列要求：

①晶元的電學要求(電感、電容、電阻、傳播延遲、EMI等)；
②根據供應商提供的基板設計特點(線條、間隔、通孔尺寸、通孔直徑等)進行設計；
③成本要求；
④焊球或焊膏(含鉛或無鉛)的組份；
⑤熱性能要求；
⑥尺寸要求；
⑦應用對封裝可靠性的要求；
⑧應用對PCB或二極可靠性的要求。

7 結論

綜上所述，在設計或製造中遇到問題時應常與組裝夥伴共同商討對策。因為他們所擁有的模擬軟體可以對任何電參數和熱特性進行模擬，可最終選出最佳的封裝手段；他們的建模能力可滿足新型設計的高速要求；他們擁有豐富的經驗和可靠的數據,完全可根據設計方案完成產品的生產和製作；他們還擁有對最終產品的測試能力，還可以就材料的選擇、熱選擇、焊料合金和組裝結構提出切實可行的建議。

7. 晶元封裝的封裝步驟

板上晶元（ChipOnBoard,COB)工藝過程首先是在基底表面用導熱環氧樹脂(一般用摻銀顆粒的環氧樹脂)覆蓋矽片安放點，然後將矽片直接安放在基底表面，熱處理至矽片牢固地固定在基底為止，隨後再用絲焊的方法在矽片和基底之間直接建立電氣連接 。
裸晶元技術主要有兩種形式：一種是COB技術，另一種是倒裝片技術（FlipChip）。板上晶元封裝（COB），半導體晶元交接貼裝在印刷線路板上，晶元與基板的電氣連接用引線縫合方法實現，晶元與基板的電氣連接用引線縫合方法實現，並用樹脂覆蓋以確保可靠性。雖然COB是最簡單的裸晶元貼裝技術，但它的封裝密度遠不如TAB和倒片焊技術 。 （1）熱壓焊
利用加熱和加壓力使金屬絲與焊區壓焊在一起。其原理是通過加熱和加壓力，使焊區（如AI）發生塑性形變同時破壞壓焊界面上的氧化層，從而使原子間產生吸引力達到「鍵合」的目的，此外，兩金屬界面不平整加熱加壓時可使上下的金屬相互鑲嵌。此技術一般用為玻璃板上晶元COG 。
（2）超聲焊
超聲焊是利用超聲波發生器產生的能量，通過換能器在超高頻的磁場感應下，迅速伸縮產生彈性振動，使劈刀相應振動，同時在劈刀上施加一定的壓力，於是劈刀在這兩種力的共同作用下，帶動AI絲在被焊區的金屬化層如（AI膜）表面迅速摩擦，使AI絲和AI膜表面產生塑性變形，這種形變也破壞了AI層界面的氧化層，使兩個純凈的金屬表面緊密接觸達到原子間的結合，從而形成焊接。主要焊接材料為鋁線焊頭，一般為楔形 。
（3）金絲焊
球焊在引線鍵合中是最具代表性的焊接技術，因為現在的半導體封裝二、三極體封裝都採用AU線球焊。而且它操作方便、靈活、焊點牢固（直徑為25UM的AU絲的焊接強度一般為0.07～0.09N/點），又無方向性，焊接速度可高達15點/秒以上。金絲焊也叫熱（壓）（超）聲焊主要鍵合材料為金（AU）線焊頭為球形故為球焊 。
COB封裝流程
第一步：擴晶。採用擴張機將廠商提供的整張LED晶片薄膜均勻擴張，使附著在薄膜表面緊密排列的LED晶粒拉開，便於刺晶。第二步：背膠。將擴好晶的擴晶環放在已刮好銀漿層的背膠機面上，背上銀漿。點銀漿。適用於散裝LED晶元。採用點膠機將適量的銀漿點在PCB印刷線路板上。第三步：將備好銀漿的擴晶環放入刺晶架中，由操作員在顯微鏡下將LED晶片用刺晶筆刺在PCB印刷線路板上。第四步：將刺好晶的PCB印刷線路板放入熱循環烘箱中恆溫靜置一段時間，待銀漿固化後取出(不可久置，不然LED晶元鍍層會烤黃，即氧化，給邦定造成困難)。如果有LED晶元邦定，則需要以上幾個步驟；如果只有IC晶元邦定則取消以上步驟。第五步：粘晶元。用點膠機在PCB印刷線路板的IC位置上適量的紅膠(或黑膠)，再用防靜電設備(真空吸筆或子)將IC裸片正確放在紅膠或黑膠上。第六步：烘乾。將粘好裸片放入熱循環烘箱中放在大平面加熱板上恆溫靜置一段時間，也可以自然固化(時間較長)。第七步：邦定(打線)。採用鋁絲焊線機將晶片(LED晶粒或IC晶元)與PCB板上對應的焊盤鋁絲進行橋接，即COB的內引線焊接。第八步：前測。使用專用檢測工具(按不同用途的COB有不同的設備，簡單的就是高精密度穩壓電源)檢測COB板，將不合格的板子重新返修。第九步：點膠。採用點膠機將調配好的AB膠適量地點到邦定好的LED晶粒上，IC則用黑膠封裝，然後根據客戶要求進行外觀封裝。第十步：固化。將封好膠的PCB印刷線路板放入熱循環烘箱中恆溫靜置，根據要求可設定不同的烘乾時間。第十一步：後測。將封裝好的PCB印刷線路板再用專用的檢測工具進行電氣性能測試，區分好壞優劣 。
與其它封裝技術相比，COB技術價格低廉（僅為同晶元的1/3左右）、節約空間、工藝成熟。但任何新技術在剛出現時都不可能十全十美，COB技術也存在著需要另配焊接機及封裝機、有時速度跟不上以及PCB貼片對環境要求更為嚴格和無法維修等缺點 。
某些板上晶元(CoB)的布局可以改善IC信號性能，因為它們去掉了大部分或全部封裝，也就是去掉了大部分或全部寄生器件。然而，伴隨著這些技術，可能存在一些性能問題。在所有這些設計中，由於有引線框架片或BGA標志，襯底可能不會很好地連接到VCC或地。可能存在的問題包括熱膨脹系數(CTE)問題以及不良的襯底連接 。 30多年前，「倒裝晶元」問世。當時為其冠名為「C4」，即「可控熔塌晶元互連」技術。該技術首先採用銅，然後在晶元與基板之間製作高鉛焊球。銅或高鉛焊球與基板之間的連接通過易熔焊料來實現。此後不久出現了適用於汽車市場的「封帽上的柔性材料(FOC)」；還有人採用Sn封帽，即蒸發擴展易熔面或E3工藝對C4工藝做了進一步的改進。C4工藝盡管實現起來比較昂貴(包括許可證費用與設備的費用等)，但它還是為封裝技術提供了許多性能與成本優勢。與引線鍵合工藝不同的是，倒裝晶元可以批量完成，因此還是比較劃算 。
由於新型封裝技術和工藝不斷以驚人的速度涌現，因此完成具有數千個凸點的晶元設計目前已不存在大的技術障礙小封裝技術工程師可以運用新型模擬軟體輕易地完成各種電、熱、機械與數學模擬。此外，以前一些世界知名公司專為內部使用而設計的專用工具目前已得到廣泛應用。為此設計人員完全可以利用這些新工具和新工藝最大限度地提高設計性，最大限度地縮短面市的時間 。
無論人們對此抱何種態度，倒裝晶元已經開始了一場工藝和封裝技術革命，而且由於新材料和新工具的不斷涌現使倒裝晶元技術經過這么多年的發展以後仍能處於不斷的變革之中。為了滿足組裝工藝和晶元設計不斷變化的需求，基片技術領域正在開發新的基板技術，模擬和設計軟體也不斷更新升級。因此，如何平衡用最新技術設計產品的願望與以何種適當款式投放產品之間的矛盾就成為一項必須面對的重大挑戰。由於受互連網帶寬不斷變化以及下面列舉的一些其它因素的影響，許多設計人員和公司不得不轉向倒裝晶元技術 。
其它因素包括：
①減小信號電感——40Gbps(與基板的設計有關)；②降低電源/接地電感；③提高信號的完整性；④最佳的熱、電性能和最高的可靠性；⑤減少封裝的引腳數量；⑥超出引線鍵合能力，外圍或整個面陣設計的高凸點數量；⑦當節距接近200μm設計時允許；S片縮小(受焊點限制的晶元)；⑧允許BOAC設計，即在有源電路上進行凸點設計 。