什麼是半導體工藝的光刻

『壹』 除了光刻半導體工藝中還有哪些圖形化技術

1. 用電子束（E-beam Lithography），好處是精度極高，目前實驗室級別的E-beam最小可以寫到1納米，不需要Mask。但是因為精專度高，所以寫片屬子的時候速度會很慢。。
2. Micro-printing（類似於刻字印刷那種樣子~），不是太了解，實驗室不怎麼用這個，精度貌似不是很好
3. 激光（Laser Lithography），好處是不需要Mask，直接往Resist上寫，因為精度不如e-beam好，所以pattern都比較大，因此速度快。
-------------------------------------------------------------------------

我當你說的光刻半導體工藝是傳統用紫外燈做的Photo-Lithography了哈~

4. 傳統光刻（Photo-lithography），這個其實速度也是很快的，實際的曝光時間只有幾秒甚至更少。一般對精度要求不高的片子我們都用這個寫。唯一缺點是每一個新的設計都要重新做一個Mask。

『貳』 什麼是光刻技術

光刻技術復主要應用在微電子制中。它一般是對半導體進行加工，需要一個有部分透光部分不透光的掩模板，通過曝光、顯影、刻蝕等技術獲得和掩模板一樣的圖形。先在處理過後的半導體上塗上光刻膠，然後蓋上掩模板進行曝光；其中透光部分光刻膠的化學成分在曝光過程中發生了變化；之後進行顯影，將發生化學變化的光刻膠腐蝕掉，裸露出半導體；之後對裸露出的半導體進行刻蝕，最後把光刻膠去掉就得到了想要的圖形。光刻技術在微電子中佔有很大的比重，比如微電子技術的進步是通過線寬來評價的，而線寬的獲得跟光刻技術有很大的關系。
光刻技術就是在需要刻蝕的表面塗抹光刻膠，乾燥後把圖形底片覆蓋其上，有光源照射，受光部分即可用葯水洗掉膠膜，沒有膠膜的部分即可用濃酸濃鹼腐蝕表面。腐蝕好以後再洗掉其餘的光刻膠。現在為了得到細微的光刻線條使用紫外線甚至X射線作為光源。

『叄』 縮小半導體工藝尺寸能走多遠

特約撰稿 莫大康 推動半導體業進步有兩個輪子，一個是工藝尺寸縮小，另一個是矽片直徑增大，而且總是尺寸縮小為先。由半導體工藝路線圖看，2013年應該進入14納米節點，觀察近期的報道，似乎已無異議，而且仍是英特爾挑起大樑。盡管摩爾定律快「壽終正寢」的聲音已不容置辯，但是14nm的步伐仍按期走來，原因究竟是什麼? 傳統光刻技術與日俱進 當尺寸縮小到22/20nm時，傳統的光刻技術已無能力，必須採用輔助的兩次圖形曝光技術。 提高光刻的解析度有3個途徑：縮短曝光波長、增大鏡頭數值孔徑NA以及減少k1。顯然，縮短波長是最主要的，而且方便易行。目前市場的193nmArF光源是首選，再加入浸液式技術等，實際上達到了28nm，幾乎已是極限(需要OPC等技術的幫助)。 所以Fabless公司NVIDIA的CEO黃仁勛多次呼籲工藝製程在22/20nm時的成本一定相比28nm高。其理由是當工藝尺寸縮小到22/20nm時，傳統的光刻技術已無能為力，必須採用輔助的兩次圖形曝光技術(DP)。從原理上講，DP技術易於理解，甚至可以3次，或者4次。但是這樣帶來兩個大問題，一個是光刻加掩模的成本迅速上升，另一個是工藝的循環周期延長。所以業界心知肚明，在下一代光刻技術EUV尚未到來之際，採用DP是不得已而為之，實際上在技術上的可行性並不是問題，更多的是要從經濟層面做出取捨的決定。 193nm光刻技術在計算的光刻技術輔助下，包含兩項關鍵的創新，一個是同時帶OPC(光學圖形修正)的兩次圖形曝光技術，另一個是採用一種倒轉的光刻技術來改善困難的布局復制，可以在局部區域達到最佳化。 因此可以相信，傳統的193nm浸液式光刻技術加上兩次圖形曝光技術(DP)，甚至4次，從解析度上在2015年時有可能達到10nm，這取決於業界對於成本上升等的容忍度。 7nm還是5nm 除了工藝尺寸縮小之外，產業尚有多條路可供選擇，如450mm矽片、TSV 3D封裝等。 何時能夠達到7nm或者5nm，截至今日尚無人能夠回答，因為EUV何時進入也不清楚。樂觀的估計可能在2015年或2016年。如果真能如願，可能從10nm開始就採用EUV技術，一直走到5nm。但是目前業界比較謹慎，通俗一點的說法仍是兩條腿走路。在今年的Semicon West上各廠家的反應也是如此。Nikon正努力延伸193nm的浸液式技術，甚至包含450mm矽片;而ASML由於獲得英特爾、三星及台積電的支持，正加快NXE 3300B實用機型的發貨。 據說已經有6台NXE 3100 EUV設備在客戶處使用，累積產出矽片已達44000片。另外，下一代EUV設備NXE 3300B已開始安裝調試，計劃2013年共發貨5台，另有11台NXE 3300B的訂單在手及7台訂單在討論中。 ASML正在准備450mm光刻機，它是客戶共同投資計劃中的一部分。公司有信心將3台EUV的營收落實在2013年的銷售額之中。 ASML在2013年展覽會的演講中詳細描繪了業界期待已久的EUV光源路線圖，近期Cymer公司已推出了專為ASML光刻機配置的40W極紫外(EUV)光源，工作周期高達每小時30片，並計劃在2014年時NXE 3300B中的光源升級達到50W，相當於43WPH水平。而100W光源可能要等到2015年或2016年，相當於73WPH。至於何時出現250W EUV光源，至少目前無法預測，除非等到100W光源成功，並有出彩的表現。500W光源寫進路線圖中是容易的，但是未來能否實現還是個問題。 只要實現73WPH，可以認為EUVL已達到量產水平，因為與多次曝光技術相比，它的成本在下降。在10nm節點以下如果繼續釆用MP多次曝光技術，則可能需要4x甚至8x的圖形成像技術。 因為從理論上講，硅晶格大小約0.5nm，通常大於10個晶格尺寸，即約5nm時，才可能有好的硅器件功能，所以可以認為5nm是工藝尺寸的最終極限。預測在2024年以後半導體產業可能發生革命性變化，電荷不再是傳輸信息的唯一載體，同時計算架構也可能發生革命。 另外，ASML、IMEC及Applied Materials等共同協作，認為採用EUV技術有可能達到小於7nm，由於EUV技術同樣也可採用DP兩次圖形曝光技術來提高解析度。 隨著半導體產業的繼續發展，之後的每一個工藝節點進步都要付出極大的代價，要求達到財務平衡的晶元產出數量巨大。現在市場上已很難找出幾種能相容的產品，因此未來產業面臨的經濟層面壓力會越來越大。然而除了尺寸縮小之外，產業尚有多條路可供選擇，如450mm矽片、TSV 3D封裝，FinFET結構與III-V族作溝道材料等，此外還有應用商店。而站在客戶立場，他們並非知道晶元的內部構造，僅是需要價廉、實用，而又方便使用的電子終端產品。

『肆』 請問 半導體製作工藝中光刻的應用啊

光刻類似於照相,把圖形照到晶圓上.步驟如下:
1.晶圓表面處理
2.處理後塗布光刻膠版
3.激光把光權罩圖形感光到光刻膠上
4.利用溶液把圖形顯現出來
5.去光刻膠
當然這僅僅是簡單的說法,其中的烘焙啊什麼的沒提及,如果需要我給你詳細資料.

『伍』 我國光刻機的發展現狀怎麼樣工業電子市場網

產業鏈——在半導體產業中占據重要地位

光刻機又名：掩模對准曝光機，曝光系統，光刻系統等，是製造晶元的核心裝備。它採用類似照片沖印的技術，把掩膜版上的精細圖形通過光線的曝光印製到矽片上。光刻機是半導體產業中最關鍵設備，光刻工藝決定了半導體線路的線寬，同時也決定了晶元的性能和功耗。

光刻機產業的上游主要包括光刻機核心組件和光刻機配套設施，下游則主要應用於半導體/集成電路的製造與封裝。

——以上數據參考前瞻產業研究院《中國半導體產業戰略規劃和企業戰略咨詢報告》。

『陸』 半導體光刻中的pitch是什麼意思

pitch=line+space
minmum line or space determines photo & etch's capability. Different pitch, photo characteristic is different, different pitch, etch s is different.

『柒』 為什麼說半導體行業中熟悉光刻就熟悉整個工藝流程

半導體工藝基本每個流程都需要進行圖形轉移，需要進行光刻，而且每一步光刻都是嚴格按照半導體制備的工藝先後順序進行的，如果前後顛倒，工藝基本就失敗了，所以可以說了解了光刻基本就能知道整個工藝流程。

『捌』 為什麼半導體光刻需要較大的DOF

分桃地光科證格式再打他的地，我還不知應該能靠近一些操作簡單的，所以就應該上交進去追溯應該還是要操作的。

『玖』 光刻 \濕刻＼干法刻蝕有何不同

呵呵，我以前在半導體做了兩年啊！懂一點點吧！
以前我在的是蝕刻區！半導體制蝕刻(Etching)

(三)蝕刻(Etching)
蝕刻的機制，按發生順序可概分為「反應物接近表面」、「表面氧化」、「表面反應」、「生成物離開表面」等過程。所以整個蝕刻，包含反應物接近、生成物離開的擴散效應，以及化學反應兩部份。整個蝕刻的時間，等於是擴散與化學反應兩部份所費時間的總和。二者之中孰者費時較長，整個蝕刻之快慢也卡在該者，故有所謂「reaction limited」與「diffusion limited」兩類蝕刻之分。
1、濕蝕刻
最普遍、也是設備成本最低的蝕刻方法，其設備如圖2-10所示。其影響被蝕刻物之蝕刻速率 (etching rate) 的因素有三：蝕刻液濃度、蝕刻液溫度、及攪拌 (stirring) 之有無。定性而言，增加蝕刻溫度與加入攪拌，均能有效提高蝕刻速率；但濃度之影響則較不明確。舉例來說，以49%的HF蝕刻SiO2，當然比BOE (Buffered-Oxide- Etch；HF：NH4F =1：6) 快的多；但40%的KOH蝕刻Si的速率卻比20%KOH慢！ 濕蝕刻的配方選用是一項化學的專業，對於一般不是這方面的研究人員，必須向該化學專業的同儕請教。一個選用濕蝕刻配方的重要觀念是「選擇性」(selectivity)，意指進行蝕刻時，對被蝕物去除速度與連帶對其他材質 (如蝕刻掩膜；etching mask， 或承載被加工薄膜之基板；substrate ) 的腐蝕速度之比值。一個具有高選擇性的蝕刻系統，應該只對被加工薄膜有腐蝕作用，而不傷及一旁之蝕刻掩膜或其下的基板材料。
(1)等向性蝕刻 (isotropic etching)
大部份的濕蝕刻液均是等向性，換言之，對蝕刻接觸點之任何方向腐蝕速度並無明顯差異。故一旦定義好蝕刻掩膜的圖案，暴露出來的區域，便是往下腐蝕的所在；只要蝕刻配方具高選擇性，便應當止於所該止之深度。
然而有鑒於任何被蝕薄膜皆有其厚度，當其被蝕出某深度時，蝕刻掩膜圖案邊緣的部位漸與蝕刻液接觸，故蝕刻液也開始對蝕刻掩膜圖案邊緣的底部，進行蝕掏，這就是所謂的下切或側向侵蝕現象 (undercut)。該現象造成的圖案側向誤差與被蝕薄膜厚度同數量級，換言之，濕蝕刻技術因之而無法應用在類似「次微米」線寬的精密製程技術！
(2)非等向性蝕刻 (anisotropic etching)
先前題到之濕蝕刻「選擇性」觀念，是以不同材料之受蝕快慢程度來說明。然而自1970年代起，在諸如Journal of Electro-Chemical Society等期刊中，發表了許多有關鹼性或有機溶液腐蝕單晶硅的文章，其特點是不同的硅晶面腐蝕速率相差極大，尤其是<111>方向，足足比<100>或是<110>方向的腐蝕速率小一到兩個數量級！因此，腐蝕速率最慢的晶面，往往便是腐蝕後留下的特定面。
這部份將在體型微細加工時再詳述。
2、干蝕刻
干蝕刻是一類較新型，但迅速為半導體工業所採用的技術。其利用電漿 (plasma) 來進行半導體薄膜材料的蝕刻加工。其中電漿必須在真空度約10至0.001 Torr 的環境下，才有可能被激發出來；而干蝕刻採用的氣體，或轟擊質量頗巨，或化學活性極高，均能達成蝕刻的目的。
干蝕刻基本上包括「離子轟擊」(ion-bombardment)與「化學反應」(chemical reaction) 兩部份蝕刻機制。偏「離子轟擊」效應者使用氬氣(argon)，加工出來之邊緣側向侵蝕現象極微。而偏「化學反應」效應者則采氟系或氯系氣體(如四氟化碳CF4)，經激發出來的電漿，即帶有氟或氯之離子團，可快速與晶元表面材質反應。
干蝕刻法可直接利用光阻作蝕刻之阻絕遮幕，不必另行成長阻絕遮幕之半導體材料。而其最重要的優點，能兼顧邊緣側向侵蝕現象極微與高蝕刻率兩種優點，換言之，本技術中所謂「活性離子蝕刻」(reactive ion etch；RIE) 已足敷「次微米」線寬製程技術的要求，而正被大量使用中。

『拾』 請問在半導體工藝中，光刻後進行電鍍，電鍍後去除光刻膠後有一步lega treatment 什麼意思

在半導體工藝中，光課後進行電鍍電鍍後，去除光刻膠後有一步。