半導體外延是什麼

『壹』 製作半導體器件時，外延和腐蝕是什麼意思

外延就是生長半導體薄膜的技術，腐蝕一般是指化學腐蝕，用於光刻圖像等內場合。其他可容
參見「http://blog.163.com/xmx028@126/」。

『貳』 led外延片是什麼是成品半成品還是半導體

LED裡面有發光晶元，也就是chip，晶元其實就是PN結，但這個PN節是怎樣做出來的呢?這要通過好多化學專等手段實屬現。也就是在襯底上通過這些手段做上外延片形成PN結。從某種程度上說LED外延片算是半導體吧
呵呵

『叄』 晶元的外延是什麼意思，和封裝以及襯底有什麼區別

半導體發光二極體有外延片、晶元、器件及應用產品，從產業鏈角度看有襯底專製作、外延、晶元、器件封裝屬、應用產品製作，襯底是基底，在襯底生長製作外延片，由外延片經晶元製作工藝產生晶元，再由晶元封裝製作成器件，在由器件封裝成應用產品。襯底製作和外延製作是產業鏈最上游，技術含量較高;晶元製作為產業鏈中游;器件及應用產品製作為產業鏈下游，技術含量較低。

『肆』 請問半導體中外延片的作用是什麼求解答，謝謝

外延片可以調整濃度和厚度，從而達到MOS管需要的擊穿電壓，襯底重摻雜，可以降低Rdson

『伍』 晶元的外延是什麼意思，和封裝以及襯底有什麼區別

半導體發復光二極體有外延片、制晶元、器件及應用產品，從產業鏈角度看有襯底製作、外延、晶元、器件封裝、應用產品製作，襯底是基底，在襯底生長製作外延片，由外延片經晶元製作工藝產生晶元，再由晶元封裝製作成器件，在由器件封裝成應用產品。襯底製作和外延製作是產業鏈最上游，技術含量較高；晶元製作為產業鏈中游；器件及應用產品製作為產業鏈下游，技術含量較低。

『陸』 什麼是外延片

半導體製造商主要用拋光Si片（PW）和外延Si片作為IC的原材料。20世紀80年代早期開始使用外延片，它具有標准PW所不具有的某些電學特性並消除了許多在晶體生長和其後的晶片加工中所引入的表面/近表面缺陷。
歷史上，外延片是由Si片製造商生產並自用，在IC中用量不大，它需要在單晶Si片表面上沉積一薄的單晶Si層。一般外延層的厚度為2～20μm，而襯底Si厚度為610μm（150mm直徑片和725μm（200mm片）。
外延沉積既可（同時）一次加工多片，也可加工單片。單片反應器可生產出質量最好的外延層（厚度、電阻率均勻性好、缺陷少）；這種外延片用於150mm「前沿」產品和所有重要200 mm產品的生產。
外延產品
外延產品應用於4個方面，CMOS互補金屬氧化物半導體支持了要求小器件尺寸的前沿工藝。CMOS產品是外延片的最大應用領域，並被IC製造商用於不可恢復器件工藝，包括微處理器和邏輯晶元以及存儲器應用方面的閃速存儲器和DRAM（動態隨機存取存儲器）。分立半導體用於製造要求具有精密Si特性的元件。「奇異」（exotic）半導體類包含一些特種產品,它們要用非Si材料，其中許多要用化合物半導體材料並入外延層中。掩埋層半導體利用雙極晶體管元件內重摻雜區進行物理隔離，這也是在外延加工中沉積的。
目前，200 mm晶片中，外延片佔1/3。2000年，包括掩埋層在內，用於邏輯器件的CMOS占所有外延片的69%，DRAM佔11%，分立器件佔20%。到2005年，CMOS邏輯將佔55%，DRAM佔30%，分立器件佔15%。
市場動力
上世紀90年代中期，CMOS外延片用量增加的趨勢已經出現。1997～1998年間，半導體「滑坡」，IC公司按器件工藝「藍圖」（最小線寬縮小速率）更好利用Si表面「現實」狀態。無線和網際網路應用的急劇增長，推動200mm和300mm晶片工藝向0.18μm及更小尺寸方面發展，其中許多（器件）並入了復雜的單晶元/一個晶元上的系統。為達到所需器件性能和成本率目標，外延片優於拋光片，因為外延片的缺陷密度低、吸雜性能好，電學性能（如鎖存效應）也好，且易於製造。外延片讓器件製造商很自然地由200mm晶片過渡到300mm晶片而不必改變設計從而節省了時間和投資。
隨著工藝上傾向於重視外延片，市場上相應地增加了CMOS器件用外延片的供應。1996年前，外延片價格明顯高於拋光片，這就妨礙了它作為IC原材料的使用。相應於90年代晶片出現短缺，Si片製造商紛紛擴大其生產能力，但這又受到1996～1998年間工業蕭條的打擊：於是出現供過於求，導致Si價格大幅下滑，2～3年間，下降50%。收入劇減，加之難以降低生產成本，迫使晶片製造商縮減擴產計劃、推遲300mm進程，減少研發投資以降低成本。1996年，晶片製造商投資其收入的55%用於擴大生產能力，到2000年，則減少到小於10%。
這些市場壓力使晶片製造商降低外延片的價格，使許多IC製造商轉向使用150 mm和200 mm外延片，這可使他們從外延片所顯示的「產權成本/性能比」優勢中獲益。2000年，直徑200 mm外延片價格比相同直徑拋光片高20%～30%，而在90年代中期，外延片價格要高出50%。
雖然過去兩年IC市場穩步增長，但晶片製造商生產能力未跟上，晶片顯得供不應求。下一代200 mm和300 mmPW要求採用新的生長工藝，而這會大大降低成品率、減少產量。IC和器件工藝發展（最小線寬減小，缺陷密度、吸雜及晶體原生顆粒，COP等問題）與現實的低成本晶片的缺乏不相一致，這樣，是選擇拋光片還是外延片就提到日程上來了。代替拋光片的辦法包括經H2和Ar氣氛中退火的晶片，在成本、製造重復性和產品性能方面，這兩種辦法是有效的。外延片需要大批量晶體進行加工，這可使晶片製造商擴大現行襯底生產能力而很少甚至不需要添加另外的設備。（東芝陶瓷信越半導體、MEMC電子材料公司，瓦克Siltronic公司等）晶片製造商已提出若干新的外延工藝以解決COP和吸雜問題，同時要努力降低成本和提高產量。
採用外延片可能存在的問題
由於工業發展的周期性起伏和可變性，准確預測半導體市場是困難的。同樣，預測CMOS用外延片的增長受到若干因素的影響，主要有：1）市場疲軟導致Si 片過剩，這使晶片製造商收入下降，因而限制甚至取消另外投資外延片生產計劃，而外延片供應不足或缺乏，又使IC廠轉而使用拋光片。與無線及網際網路相關產品需求下降也會減少對外延片的需求。2）外延片沒有產權成本優勢，相對於拋光片也沒有成品率或性能方面的「好處」，從而不能保證得到較高的「取得成本」（acguisition cost）200 mm和300 mm產品，如能成功（地解決某些質量問題）就無需利用外延片。
將來的市場
雖然市場疲軟，但外延片所受沖擊可望很小，200 mm晶片在2000年第3季度，達到供/需平衡，2000年間任一方面市場增長都會導致求過於供，即將出現的晶片短缺的程度則難以確定，晶片廠不願意甚至不能擴大生產（包括外延片生產）會造成外延片供應緊張。200 mm晶片需求預測表明：與2000年比，2005年的需求量會擴大40%～60%，（7百萬～8百萬片/月）甚至100%（1千萬片/月），在此期間，200 mm外延片由38%用量增長到50%；300 mm晶片開始使用時，外延片可望佔到～70%。
今天許多高增長率產品，由於有較高的性能要求而需採用外延片。單片外延片生產比較復雜，因為先進的分立器件（150 mm）和150 mm/200 mm前沿產品受到（晶片）生產能力的限制。如果能證明外延片相對於先進的PW（如氫或氬氣退火片）具有產權成本方面的優勢，那麼作為下一代200 mm、300 mm產品的材料，其地位是穩固的。可以說，將來外延片需求量會有強勁增長，唯一的問題是供應不足。

『柒』 半導體硅外延片與LED外延片有什麼區別

半導體硅外延片一般在硅襯底上外延生長硅薄膜，可以是P型或N型，屬於同質外回延答，襯底和外延層失配小，成本低，通常使用PECVD、LPCVD等外延技術，用於製造硅半導體器件；
主流的大功率LED外延片最多使用的是藍寶石襯底（也可以用SiC、GaN或硅襯底），在上面外延生長III-V族化合物半導體全結構，屬於異質外延。一般來說，從下至上包括緩沖層、n型GaN層、GaN或AlGaN pn結（有的含量子阱）、p型窗口層。LED外延片結構較復雜，技術難度大，成本高，使用的是MOCVD或MBE外延技術。
歡迎追問。

『捌』 半導體激光器的外延生長指的是什麼

解：（1）考慮到使3個點光源的3束光分別通過3個透鏡都成實像於P點的要求專，組合透鏡屬所在的平面應垂直於z軸，三個光心O1、O2、O3的連線平行於3個光源的連線，O2位於z軸上，如圖1所示．圖中MM′表示組合透鏡的平面，S′1、S′2、S′3為三個光束中心光線。

『玖』 半導體外延生長有哪些方式

外延(Epitaxy, 簡稱Epi)工藝是指在單晶襯底上生長一層跟襯底具有相同晶格排列的單晶材料，外延層可以是同質外延層(Si/Si)，也可以是異質外延層(SiGe/Si 或SiC/Si等)；同樣實現外延生長也有很多方法，包括分子束外延(MBE)，超高真空化學氣相沉積(UHV/CVD)，常壓及減壓外延(ATM & RP Epi)等等。本文僅介紹廣泛應用於半導體集成電路生產中襯底為硅材料的硅(Si)和鍺硅(SiGe)外延工藝。
根據生長方法可以將外延工藝分為兩大類(表1)：全外延(Blanket Epi)和選擇性外延(Selective Epi, 簡稱SEG)。工藝氣體中常用三種含硅氣體源：硅烷(SiH4)，二氯硅烷(SiH2Cl2, 簡稱DCS) 和三氯硅烷(SiHCl3, 簡稱TCS)；某些特殊外延工藝中還要用到含Ge和C的氣體鍺烷(GeH4)和甲基硅烷(SiH3CH3)；選擇性外延工藝中還需要用到刻蝕性氣體氯化氫(HCl)，反應中的載氣一般選用氫氣(H2)。

外延選擇性的實現一般通過調節外延沉積和原位(in-situ)刻蝕的相對速率大小來實現，所用氣體一般為含氯(Cl)的硅源氣體DCS，利用反應中Cl原子在硅表面的吸附小於氧化物或者氮化物來實現外延生長的選擇性；由於SiH4不含Cl原子而且活化能低，一般僅應用於低溫全外延工藝；而另外一種常用硅源TCS蒸氣壓低，在常溫下呈液態，需要通過H2鼓泡來導入反應腔，但價格相對便宜，常利用其快速的生長率（可達到5 um/min）來生長比較厚的硅外延層，這在硅外延片生產中得到了廣泛的應用。IV族元素中Ge的晶格常數(5.646A與Si的晶格常數(5.431A差別最小，這使得SiGe與Si工藝易集成。在單晶Si中引入Ge形成的SiGe單晶層可以降低帶隙寬度，增大晶體管的特徵截止頻率fT(cut-off frequency)，這使得它在無線及光通信高頻器件方面應用十分廣泛；另外在先進的CMOS集成電路工藝中還會利用Ge跟Si的晶格常數失配(4%)引入的晶格應力來提高電子或者空穴的遷移率(mobility)，從而增大器件的工作飽和電流以及響應速度，這正成為各國半導體集成電路工藝研究中的熱點。由於本徵硅的導電性能很差，其電阻率一般在200ohm-cm以上，通常在外延生長的同時還需要摻入雜質氣體(dopant)來滿足一定的器件電學性能。雜質氣體可以分為N型和P型兩類：常用N型雜質氣體包括磷烷(PH3)和砷烷(AsH3)，而P型則主要是硼烷(B2H6)。
硅及鍺硅外延工藝在現代集成電路製造中應用十分廣泛，概括起來主要包括：
1．硅襯底外延：矽片製造中為了提高矽片的品質通常在矽片上外延一層純凈度更高的本徵硅；或者在高攙雜硅襯底上生長外延層以防止器件的閂鎖（latch up）效應。
2．異質結雙極晶體管（Hetero-junction Bipolar Transistor,簡稱HBT)基區(base)異質結SiGe外延(圖1)：其原理是在基區摻入Ge組分，通過減小能帶寬度,從而使基區少子從發射區到基區跨越的勢壘高度降低，從而提高發射效率γ, 因而，很大程度上提高了電流放大系數β。在滿足一定的放大系數的前提下，基區可以重摻雜，並且可以做得較薄，這樣就減少了載流子的基區渡越時間，從而提高器件的截止頻率fT (Cut-Off Frequency)，這正是異質結在超高速，超高頻器件中的優勢所在。

3．CMOS源(source)漏(drain)區選擇性Si/SiGe外延：進入90nm工藝時代後，隨著集成電路器件尺寸的大幅度減小，源漏極的結深越來越淺，需要採用選擇性外延技術 (SEG)以增厚源漏極(elevated source/drain)來作為後續硅化(silicide)反應的犧牲層(sacrificial layer) (圖2)，從而降低串聯電阻，有報道稱這項技術導致了飽和電流(Idsat)有15％的增加。

而對於正在研發中的65/45nm技術工藝，有人採用對PMOS源漏極刻蝕後外延SiGe層來引入對溝道的壓應力(compressive stress) (圖3)，以提高空穴(hole)的遷移率(mobility)，據報道稱實現了飽和電流(Idsat)35％的增加。

應變硅(strain silicon)外延：在鬆弛(relaxed)的SiGe層上面外延一層單晶Si，由於Si跟SiGe晶格常數失配而導致Si單晶層受到下面SiGe層的拉伸應力(tensile stress)而使得電子的遷移率(mobility)得到提升(圖4)，這就使得NMOS在保持器件尺寸不變的情況下飽和電流(Idsat)得到增大，而Idsat的增大意味著器件響應速度的提高，這項技術正成為各國研究熱點。
一般而言，一項完整的外延工藝包括3個環節：
首先，根據需要實現的工藝結果對矽片進行預處理，包括去除表面的自然氧化層及矽片表面的雜質，對於重攙雜襯底矽片則必須考慮是否需要背封(backseal)以減少後續外延生長過程中的自攙雜。
然後在外延工藝過程中需要對程式進行優化，如今先進的外延設備一般為單片反應腔，能在100秒之內將矽片加熱到1100℃以上，利用先進的溫度探測裝置能將工藝溫度偏差控制在2度以內，反應氣體則可通過質量流量計(MFC)來使得流量得到精準控制。在進行外延沉積之前一般都需要H2烘烤(bake)這一步，其目的在於原位(in-situ)去除矽片表面的自然氧化層和其他雜質，為後續的外延沉積准備出潔凈的硅表面狀態。
最後在外延工藝完成以後需要對性能指標進行評估，簡單的性能指標包括外延層厚度和電特性參數, 片內厚度及電特性均勻度(uniformity)，片與片間的重復性(repeatability)，雜質顆粒(particle)數目以及污染(contamination)
；在工業生產中經常要求片內膜厚及電性的均勻度<1.5%(1σ)，對矽片廠家來說經常還要考查外延層的擴展電阻率曲線(SRP)以確定是否有污染存在及污染物雜質的量。特別地，對於SiGe工藝我們經常還需要測量Ge的含量及其深度分布，對於有攙雜的工藝我們還需要知道攙雜原子的含量及深度分布。另外晶格缺陷(defect)也是我們必須考慮的問題，一般而言，常常出現的有四種缺陷，包括薄霧(haze)，滑移線(slip line), 堆跺層錯(stacking fault) 和穿刺(spike)，這些缺陷的存在對器件性能有很大影響，可以導致器件漏電流增大甚至器件完全失效而成為致命缺陷(killer effect)。一般來講消除這些缺陷的辦法是檢查反應腔體漏率是否足夠低(<1mTorr/min)，片內工藝溫度分布是否均勻，承載矽片的基座或准備的矽片表面是否潔凈、平坦等。
經過外延層性能指標檢測以後我們還需要對外延工藝進一步優化，以滿足特定器件的工藝要求。
硅襯底外延：矽片製造中為了提高矽片的品質通常在矽片上外延一層純凈度更高的本徵硅；或者在高攙雜硅襯底上生長外延層以防止器件的閂鎖（latch up）效應。