半导体晶体管用什么封装的

⑴ 半导体ic封装具体详细介绍下，谢谢！大神出来吧

1、 SOP/SOIC封装
SOP是英文Small Outline Package 的缩写，即小外形封装。SOP封装技术由1968～1969年菲利浦公司开发成功，以后逐渐派生出（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。
2、 DIP封装
DIP是英文 Double In-line Package的缩写，即双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。

< 1 >
3、 PLCC封装
PLCC是英文Plastic Leaded Chip Carrier 的缩写，即塑封J引线芯片封装。PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。

4、 TQFP封装
TQFP是英文thin quad flat package的缩写，即薄塑封四角扁平封装。四边扁平封装（TQFP）工艺能有效利用空间，从而降低对印刷电路板空间大小的要求。由于缩小了高度和体积，这种封装工艺非常适合对空间要求较高的应用，如 PCMCIA 卡和网络器件。几乎所有ALTERA的CPLD/FPGA都有 TQFP 封装。

5、 PQFP封装
PQFP是英文Plastic Quad Flat Package的缩写，即塑封四角扁平封装。PQFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。

6、 TSOP封装
TSOP是英文Thin Small Outline Package的缩写，即薄型小尺寸封装。TSOP内存封装技术的一个典型特征就是在封装芯片的周围做出引脚， TSOP适合用SMT技术（表面安装技术）在PCB（印制电路板）上安装布线。TSOP封装外形尺寸时，寄生参数(电流大幅度变化时，引起输出电压扰动) 减小，适合高频应用，操作比较方便，可靠性也比较高。

7、 BGA封装
BGA是英文Ball Grid Array Package的缩写，即球栅阵列封装。20世纪90年代随着技术的进步，芯片集成度不断提高，I/O引脚数急剧增加，功耗也随之增大，对集成电路封装的要求也更加严格。为了满足发展的需要，BGA封装开始被应用于生产。
采用BGA技术封装的内存，可以使内存在体积不变的情况下内存容量提高两到三倍，BGA与TSOP相比，具有更小的体积，更好的散热性能和电性能。BGA封装技术使每平方英寸的存储量有了很大提升，采用BGA封装技术的内存产品在相同容量下，体积只有TSOP封装的三分之一；另外，与传统TSOP封装方式相比，BGA封装方式有更加快速和有效的散热途径。
BGA封装的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点是I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提高了组装成品率；虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，从而可以改善它的电热性能；厚度和重量都较以前的封装技术有所减少；寄生参数减小，信号传输延迟小，使用频率大大提高；组装可用共面焊接，可靠性高。
说到BGA封装就不能不提Kingmax公司的专利TinyBGA技术，TinyBGA英文全称为Tiny Ball Grid Array（小型球栅阵列封装），属于是BGA封装技术的一个分支。是Kingmax公司于1998年8月开发成功的，其芯片面积与封装面积之比不小于1:1.14，可以使内存在体积不变的情况下内存容量提高2～3倍，与TSOP封装产品相比，其具有更小的体积、更好的散热性能和电性能。
采用TinyBGA封装技术的内存产品在相同容量情况下体积只有TSOP封装的1/3。TSOP封装内存的引脚是由芯片四周引出的，而TinyBGA则是由芯片中心方向引

⑵ 半导体就是芯片里的晶体管吗

，，这样说不正确啦。应该说半导体材料，是制作IC芯片或晶体管的原料，不能笼统内地说半导体就是容晶体管。

，，其制作过程：首先由半导体材料制成晶圆，再经涂膜→光刻显影→蚀刻→掺杂植入离子→生成相应的P、N类半导体器件→晶圆测试→封装→测试→包装等一整套精密严格的工艺流程。

⑶ 晶体管和半导体的区别

晶体管，本名是半导体三极管，是内部含有两个PN结，外部通常为三个引出电极的半导体器件。它对电信号有放大和开关等作用，应用十分广泛。输入级和输出级都采用晶体管的逻辑电路，叫做晶体管－晶体管逻辑电路，书刊和实用中都简称为TTL电路，它属于半导体集成电路的一种，其中用得最普遍的是TTL与非门。TTL与非门是将若干个晶体管和电阻元件组成的电路系统集中制造在一块很小的硅片上，封装成一个独立的元件.晶体管是半导体三极管中应用最广泛的器件之一，在电路中用“V”或“VT”（旧文字符号为“Q”、“GB”等）表示。
晶体管被认为是现代历史中最伟大的发明之一，在重要性方面可以与印刷术，汽车和电话等的发明相提并论。晶体管实际上是所有现代电器的关键活动（active）元件。晶体管在当今社会的重要性主要是因为晶体管可以使用高度自动化的过程进行大规模生产的能力，因而可以不可思议地达到极低的单位成本。
虽然数以百万计的单体晶体管还在使用，绝大多数的晶体管是和二极管|-{A|zh-cn:二极管;zh-tw:二极体}-，电阻，电容一起被装配在微芯片（芯片）上以制造完整的电路。模拟的或数字的或者这两者被集成在同一块芯片上。设计和开发一个复杂芯片的生本是相当高的，但是当分摊到通常百万个生产单位上，每个芯片的价格就是最小的。一个逻辑门包含20个晶体管，而2005年一个高级的微处理器使用的晶体管数量达2.89亿个。
晶体管的低成本，灵活性和可靠性使得其成为非机械任务的通用器件，例如数字计算。在控制电器和机械方面，晶体管电路也正在取代电机设备，因为它通常是更便宜，更有效地仅仅使用标准集成电路并编写计算机程序来完成同样的机械任务，使用电子控制，而不是设计一个等效的机械控制。
因为晶体管的低成本和后来的电子计算机，数字化信息的浪潮来到了。由于计算机提供快速的查找、分类和处理数字信息的能力，在-{A|zh-cn:信息;zh-tw:资讯}--{A|zh-cn:数字;zh-tw:数位}-化方面投入了越来越多的精力。今天的许多媒体是通过电子形式发布的，最终通过计算机转化和呈现为模拟形式。受到数字化革命影响的领域包括电视，广播和报纸。
顾名思义：导电性能介于导体与绝缘体(insulator)之间的材料，叫做半导体（semiconctor）．
物质存在的形式多种多样，固体、液体、气体、等离子体等等。我们通常把导电性和导电导热性差或不好的材料，如金刚石、人工晶体、琥珀、陶瓷等等，称为绝缘体。而把导电、导热都比较好的金属如金、银、铜、铁、锡、铝等称为导体。可以简单的把介于导体和绝缘体之间的材料称为半导体。与金属和绝缘体相比，半导体材料的发现是最晚的，直到20世纪30年代，当材料的提纯技术改进以后，半导体的存在才真正被学术界认可。

半导体的发现实际上可以追溯到很久以前，

1833年，英国巴拉迪最先发现硫化银的电阻随着温度的变化情况不同于一般金属，一般情况下，金属的电阻随温度升高而增加，但巴拉迪发现硫化银材料的电阻是随着温度的上升而降低。这是半导体现象的首次发现。不久，

1839年法国的贝克莱尔发现半导体和电解质接触形成的结，在光照下会产生一个电压，这就是后来人们熟知的光生伏特效应，这是被发现的半导体的第二个特征。

在1874年，德国的布劳恩观察到某些硫化物的电导与所加电场的方向有关，即它的导电有方向性，在它两端加一个正向电压，它是导通的；如果把电压极性反过来，它就不导电，这就是半导体的整流效应，也是半导体所特有的第三种特性。同年，舒斯特又发现了铜与氧化铜的整流效应。

1873年，英国的史密斯发现硒晶体材料在光照下电导增加的光电导效应，这是半导体又一个特有的性质。

半导体的这四个效应，(jianxia霍尔效应的余绩——四个伴生效应的发现)虽在1880年以前就先后被发现了，但半导体这个名词大概到1911年才被考尼白格和维斯首次使用。而总结出半导体的这四个特性一直到1947年12月才由贝尔实验室完成。很多人会疑问，为什么半导体被认可需要这么多年呢？主要原因是当时的材料不纯。没有好的材料，很多与材料相关的问题就难以说清楚。

半导体于室温时电导率约在10ˉ10～10000/Ω·cm之间，纯净的半导体温度升高时电导率按指数上升。半导体材料有很多种，按化学成分可分为元素半导体和化合物半导体两大类。锗和硅是最常用的元素半导体；化合物半导体包括Ⅲ-Ⅴ 族化合物（砷化镓、磷化镓等）、Ⅱ-Ⅵ族化合物( 硫化镉、硫化锌等)、氧化物(锰、铬、铁、铜的氧化物),以及由Ⅲ-Ⅴ族化合物和Ⅱ-Ⅵ族化合物组成的固溶体（镓铝砷、镓砷磷等）。除上述晶态半导体外，还有非晶态的有机物半导体等。

本征半导体(intrinsic semiconctor) 没有掺杂且无晶格缺陷的纯净半导体称为本征半导体。在绝对零度温度下，半导体的价带(valence band)是满带(见能带理论)，受到光电注入或热激发后，价带中的部分电子会越过禁带(forbidden band/band gap)进入能量较高的空带，空带中存在电子后成为导带(conction band)，价带中缺少一个电子后形成一个带正电的空位，称为空穴(hole)，导带中的电子和价带中的空穴合称为电子 - 空穴对。上述产生的电子和空穴均能自由移动，成为自由载流子(free carrier)，它们在外电场作用下产生定向运动而形成宏观电流，分别称为电子导电和空穴导电。这种由于电子-空穴对的产生而形成的混合型导电称为本征导电。导带中的电子会落入空穴，使电子-空穴对消失，称为复合(recombination)。复合时产生的能量以电磁辐射（发射光子photon）或晶格热振动（发射声子phonon）的形式释放。在一定温度下，电子 - 空穴对的产生和复合同时存在并达到动态平衡，此时本征半导体具有一定的载流子浓度，从而具有一定的电导率。加热或光照会使半导体发生热激发或光激发，从而产生更多的电子 - 空穴对，这时载流子浓度增加，电导率增加。半导体热敏电阻和光敏电阻等半导体器件就是根据此原理制成的。常温下本征半导体的电导率较小，载流子浓度对温度变化敏感，所以很难对半导体特性进行控制，因此实际应用不多。

杂质半导体(extrinsic semiconctor) 半导体中的杂质对电导率的影响非常大，本征半导体经过掺杂就形成杂质半导体，一般可分为n型半导体和p型半导体。半导体中掺入微量杂质时，杂质原子附近的周期势场受到干扰并形成附加的束缚状态，在禁带中产生附加的杂质能级。能提供电子载流子的杂质称为施主(donor)杂质，相应能级称为施主能级,位于禁带上方靠近导带底附近。例如四价元素锗或硅晶体中掺入五价元素磷、砷、锑等杂质原子时，杂质原子作为晶格的一分子，其五个价电子中有四个与周围的锗（或硅）原子形成共价键，多余的一个电子被束缚于杂质原子附近，产生类氢浅能级-施主能级。施主能级上的电子跃迁到导带所需能量比从价带激发到导带所需能量小得多，很易激发到导带成为电子载流子，因此对于掺入施主杂质的半导体，导电载流子主要是被激发到导带中的电子，属电子导电型，称为n型半导体。由于半导体中总是存在本征激发的电子空穴对，所以在n型半导体中电子是多数载流子，空穴是少数载流子。相应地，能提供空穴载流子的杂质称为受主(acceptor)杂质，相应能级称为受主能级，位于禁带下方靠近价带顶附近。例如在锗或硅晶体中掺入微量三价元素硼、铝、镓等杂质原子时，杂质原子与周围四个锗（或硅）原子形成共价结合时尚缺少一个电子，因而存在一个空位，与此空位相应的能量状态就是受主能级。由于受主能级靠近价带顶，价带中的电子很容易激发到受主能级上填补这个空位，使受主杂质原子成为负电中心。同时价带中由于电离出一个电子而留下一个空位，形成自由的空穴载流子，这一过程所需电离能比本征半导体情形下产生电子空穴对要小得多。因此这时空穴是多数载流子，杂质半导体主要靠空穴导电，即空穴导电型，称为p型半导体。在p型半导体中空穴是多数载流子，电子是少数载流子。在半导体器件的各种效应中，少数载流子常扮演重要角色。

⑷ 二三极管中,1206对应的是什么封装，0805对应的是什么封装！

1206对应封装为：L:1.2inch(3.2mm)W:0.6inch(1.6mm)。

0805对应封装为：L:0.8inch(2.0mm)W:0.5inch(1.25mm)。

封装尺寸是长x宽，0805,0603,1206 这些单位是英制，0805代表0.8英寸x0.5英寸，而1英寸=25.4毫米。

注意：封装尺寸是实物封装的尺寸，不是焊盘的或者pcb封装图的尺寸，pcb封装图的尺寸会稍微大些。

二三极管封装不同大小体积的原因：

1、不同大小的封装所对应的额定的功率是不同的，所以不同的封装要根据在产品设计中需要的功率进行选择。

2、就是不同的大小的封装体积是不尽相同的，那么同样是在设计可穿戴等设备的时候通常要选择小体积器件。

3、原因就是封装的大小对高频信号有着不同的影响，体积越小的电阻的高频特性越好。

4、就是个人的焊接问题了，如果在平时的做试验中我们没有足够的焊接功底，那么自然我们就要选择相对比较大体积的电阻进行焊接了，因为体积越大就越好焊接。

(4)半导体晶体管用什么封装的扩展阅读：

常见二极管封装的特殊命名方式及尺寸如下：

0402对应封装为1.0*0.5mm，特殊命名为SOD-723，尺寸为1.4*0.6mm。

0603对应封装为1.6*0.8mm，特殊命名为SOD-523，尺寸为1.6*0.8mm。

0805对应封装为2.0*1.2mm，特殊命名为SOD-323 ，尺寸为2.65*1.3mm MicroMelf：1.9*1.2。

1206对应封装为3.2*1.6mm，特殊命名为SOD-123，尺寸为3.7*1.6mm MiniMelf ：3.5*1.5。

例如：1206：表示那个元件的长120mil,宽60mil。

mil为PCB 或晶片布局的长度单位,1 mil = 千分之一英寸。即1mil=0.00254cm。

⑸ 芯片都有哪些封装形式步骤是什么

集成电路芯片的封装形式

自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，CPU从Intel4004、80286、80386、80486发展到Pentium和PentiumⅡ，数位从4位、8位、16位、32位发展到64位;主频从几兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶体管数由2000个跃升到500万个以上;半导体制造技术的规模由SSI、MSI、LSI、VLSI达到 ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百根，下世纪初可能达2千根。这一切真是一个翻天覆地的变化。
对于CPU，读者已经很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路的封装，知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。新一代CPU的出现常常伴随着新的封装形式的使用。
芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。
下面将对具体的封装形式作详细说明。

一、DIP封装
70年代流行的是双列直插封装，简称DIP(Dual In-line Package)。DIP封装结构具有以下特点:
1.适合PCB的穿孔安装;
2.比TO型封装(图1)易于对PCB布线;
3.操作方便。
DIP封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)，如图2所示。
衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。以采用40根I/O引脚塑料包封双列直插式封装(PDIP)的CPU为例，其芯片面积/封装面积=3×3/15.24×50=1：86,离1相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。
Intel公司这期间的CPU如8086、80286都采用PDIP封装。

二、芯片载体封装
80年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)，封装结构形式如图3、图4和图5所示。
以0.5mm焊区中心距，208根I/O引脚的QFP封装的CPU为例，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1：7.8，由此可见QFP比DIP的封装尺寸大大减小。QFP的特点是:
1.适合用SMT表面安装技术在PCB上安装布线;
2.封装外形尺寸小，寄生参数减小，适合高频应用;
3.操作方便;
4.可靠性高。
在这期间，Intel公司的CPU，如Intel 80386就采用塑料四边引出扁平封装PQFP。

三、BGA封装
90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种——球栅阵列封装，简称BGA(Ball Grid Array Package)。如图6所示。
BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封装的最佳选择。其特点有:
1.I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率;
2.虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能:
3.厚度比QFP减少1/2以上，重量减轻3/4以上;
4.寄生参数减小，信号传输延迟小，使用频率大大提高;
5.组装可用共面焊接，可靠性高;
6.BGA封装仍与QFP、PGA一样，占用基板面积过大;
Intel公司对这种集成度很高(单芯片里达300万只以上晶体管)，功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装CBGA，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。

四、面向未来的新的封装技术
BGA封装比QFP先进，更比PGA好，但它的芯片面积/封装面积的比值仍很低。
Tessera公司在BGA基础上做了改进，研制出另一种称为μBGA的封装技术，按0.5mm焊区中心距，芯片面积/封装面积的比为1:4，比BGA前进了一大步。
1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1.1的封装结构，其封装外形尺寸只比裸芯片大一点点。也就是说，单个IC芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或Chip Scale Package)。CSP封装具有以下特点:
1.满足了LSI芯片引出脚不断增加的需要;
2.解决了IC裸芯片不能进行交流参数测试和老化筛选的问题;
3.封装面积缩小到BGA的1/4至1/10，延迟时间缩小到极短。
曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠的CSP芯片(用LSI或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。MCM的特点有:
1.封装延迟时间缩小，易于实现组件高速化;
2.缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3;
3.可靠性大大提高。
随着LSI设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，人们产生了将多个LSI芯片组装在一个精密多层布线的外壳内形成MCM产品的想法。进一步又产生另一种想法:把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(wafer level)封装的变革，由此引出系统级芯片SOC(System On Chip)和电脑级芯片PCOC(PC On Chip)。
随着CPU和其他ULSI电路的进步，集成电路的封装形式也将有相应的发展，而封装形式的进步又将反过来促成芯片技术向前发展。

芯片封装形式

封装形式：
封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接。衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。
封装大致经过了如下发展进程：
结构方面：TO－>DIP－>LCC－>QFP－>BGA －>CSP；
材料方面：金属、陶瓷－>陶瓷、塑料－>塑料；
引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点；
装配方式：通孔插装－>表面组装－>直接安装。

DIP--Double In-line Package--双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。

PLCC--Plastic Leaded Chip Carrier--PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。

PQFP--Plastic Quad Flat Package--PQFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。

SOP--Small Outline Package--1968～1969年菲为浦公司就开发出小外形封装（SOP）。以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。

http://www.sunplusmcu.com/bbs/Dispbbs.asp?boardid=2&ID=601

⑹ 三极管比sot-23更小封装的三极管贴片封装是什么封装

三极管比sot-23更小封装的三极管贴片封装是EM3(0603)。

片状三极管封装尺寸较大的可以打印简化型号，而尺寸小的封装，如SOT-23、SC-70等只能打印型号代码。

贴片式三极管可分为双极型三极管及场效应管，通常称为片状三极管及片状场效应管，贴片式三极管是由传统引线式三极管发展过来的，管芯相同、仅封装不同，并且大部分沿用引线式的原型号。

片状三极管中有4-6引脚的，其中4引脚的有一些是砷化镓超高频三极管、微波三极管或双栅场效应管，而5-6引脚的是组合三极管。

(6)半导体晶体管用什么封装的扩展阅读

晶体三极管具有电流放大作用，其实质是三极管能以基极电流微小的变化量来控制集电极电流较大的变化量。这是三极管最基本的和最重要的特性。

将ΔIc/ΔIb的比值称为晶体三极管的电流放大倍数，用符号“β”表示。电流放大倍数对于某一只三极管来说是一个定值，但随着三极管工作时基极电流的变化也会有一定的改变。

封装主要分为DIP双列直插和SMD贴片封装两种。从结构方面，封装经历了最早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装；

随后由PHILIP公司开发出了SOP小外型封装，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。

从材料介质方面，包括金属、陶瓷、塑料，很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。

⑺ 什么是晶体管

什么是晶体管及其种类与参数?
晶体管是半导体三极管中应用最广泛的器件之一，在电路中用“V”或“VT”（旧文字符号为“Q”、“GB”等）表示。
晶体管是内部含有两个PN结，外部通常为三个引出电极的半导体器件。它对电信号有放大和开关等作用，应用十分广泛。
一、晶体管的种类
晶体管有多种分类方法。
（一）按半导体材料和极性分类
按晶体管使用的半导体材料可分为硅材料晶体管和锗材料晶体管管。按晶体管的极性可分为锗NPN型晶体管、锗PNP晶体管、硅NPN型晶体管和硅PNP型晶体管。
（二）按结构及制造工艺分类
晶体管按其结构及制造工艺可分为扩散型晶体管、合金型晶体管和平面型晶体管。
（三）按电流容量分类
晶体管按电流容量可分为小功率晶体管、中功率晶体管和大功率晶体管。
（四）按工作频率分类
晶体管按工作频率可分为低频晶体管、高频晶体管和超高频晶体管等。
（五）按封装结构分类
晶体管按封装结构可分为金属封装（简称金封）晶体管、塑料封装（简称塑封）晶体管、玻璃壳封装（简称玻封）晶体管、表面封装（片状）晶体管和陶瓷封装晶体管等。其封装外形多种多样。
（六）按功能和用途分类
晶体管按功能和用途可分为低噪声放大晶体管、中高频放大晶体管、低频放大晶体管、开关晶体管、达林顿晶体管、高反压晶体管、带阻晶体管、带阻尼晶体管、微波晶体管、光敏晶体管和磁敏晶体管等多种类型。
二、晶体管的主要参数
晶体管的主要参数有电流放大系数、耗散功率、频率特性、集电极最大电流、最大反向电压、反向电流等。
（一）电流放大系数
电流放大系数也称电流放大倍数，用来表示晶体管放大能力。
根据晶体管工作状态的不同，电流放大系数又分为直流电流放大系数和交流电流放大系数。
1．直流电流放大系数
直流电流放大系数也称静态电流放大系数或直流放大倍数，是指在静态无变化信号输入时，晶体管集电极电流IC与基极电流IB的比值，一般用hFE或β表示。
2．交流电流放大系数
交流电流放大系数也称动态电流放大系数或交流放大倍数，是指在交流状态下，晶体管集电极电流变化量△IC与基极电流变化量△IB的比值，一般用hfe或β表示。
hFE或β既有区别又关系密切，两个参数值在低频时较接近，在高频时有一些差异。
（二）耗散功率
耗散功率也称集电极最大允许耗散功率PCM，是指晶体管参数变化不超过规定允许值时的最大集电极耗散功率。
耗散功率与晶体管的最高允许结温和集电极最大电流有密切关系。晶体管在使用时，其实际功耗不允许超过PCM值，否则会造成晶体管因过载而损坏。
通常将耗散功率PCM小于1W的晶体管称为小功率晶体管，PCM等于或大于1W、小于5W的晶体管被称为中功率晶体管，将PCM等于或大于5W的晶体管称为大功率晶体管。
（三）频率特性
晶体管的电流放大系数与工作频率有关。若晶体管超过了其工作频率范围，则会出现放大能力减弱甚至失去放大作用。
晶体管的频率特性参数主要包括特征频率fT和最高振荡频率fM等。
1．特征频率fT
晶体管的工作频率超过截止频率fβ或fα时，其电流放大系数β值将随着频率的升高而下降。特征频率是指β值降为1时晶体管的工作频率。
通常将特征频率fT小于或等于3MHZ的晶体管称为低频管，将fT大于或等于30MHZ的晶体管称为高频管，将fT大于3MHZ、小于30MHZ的晶体管称为中频管。
2．最高振荡频率fM
最高振荡频率是指晶体管的功率增益降为1时所对应的频率。
通常，高频晶体管的最高振荡频率低于共基极截止频率fα，而特征频率fT则高于共基极截止频率fα、低于共集电极截止频率fβ。
（四）集电极最大电流ICM
集电极最大电流是指晶体管集电极所允许通过的最大电流。当晶体管的集电极电流IC超过ICM时，晶体管的β值等参数将发生明显变化，影响其正常工作，甚至还会损坏。
（五）最大反向电压
最大反向电压是指晶体管在工作时所允许施加的最高工作电压。它包括集电极—发射极反向击穿电压、集电极—基极反向击穿电压和发射极—基极反向击穿电压。
1．集电极—发射极反向击穿电压
该电压是指当晶体管基极开路时，其集电极与发射极之间的最大允许反向电压，一般用VCEO或BVCEO表示。
2．集电极—基极反向击穿电压
该电压是指当晶体管发射极开路时，其集电极与基极之间的最大允许反向电压，用VCBO或BVCBO表示。
3．发射极—基极反向击穿电压
该电压是指当晶体管的集电极开路时，其发射极与基极与之间的最大允许反向电压，用VEBO或BVEBO表示。
（六）反向电流
晶体管的反向电流包括其集电极—基极之间的反向电流ICBO和集电极—发射极之间的反向击穿电流ICEO。
1．集电极—基极之间的反向电流ICBO
ICBO也称集电结反向漏电电流，是指当晶体管的发射极开路时，集电极与基极之间的反向电流。ICBO对温度较敏感，该值越小，说明晶体管的温度特性越好。
2．集电极—发射极之间的反向击穿电流ICEO
ICEO是指当晶体管的基极开路时，其集电极与发射极之间的反向漏电电流，也称穿透电流。此电流值越小，说明晶体管的性能越好。

⑻ 三极管的封装是什么

就是管子的外型，有2N、2SA、2SB、2SC、2SD、回TIP、MJ、MJE、D、D44、D45、T、S、KSA、KSB、KSC、KSD、KTA、KTB、3DD、TIC、BD、BU、PMD……等产答品系类。

⑼ 请问几种半导体晶体管的功能与注释及代换管型号

S8050，封装TOP21，NPN型管，功能高频放大，40V，1.5A，1W，100MHZ，代换B1240，S8550。S8550与S8050一致。回9012，TOP21，PNP，低频答放大，50V，0.5A，0.625W，代换，9013。

⑽ 电子芯片里面那么多的晶体管是怎么安装生产的谢谢

芯片制造的整个过程包括芯片设计、芯片制造、封装制造、测试等。芯片制造过程特别复杂。首先是芯片设计，根据设计要求，生成“图案”

1、晶片材料

硅片的成分是硅，硅由石英砂精制而成。硅片经硅元素（99．999％）提纯后制成硅棒，成为制造集成电路的石英半导体材料。芯片是芯片制造所需的特定晶片。晶圆越薄，生产成本就越低，但对工艺的要求就越高。

2、晶圆涂层

硅片涂层具有抗氧化、耐温的特点，其材料是一种光刻胶。

3、晶圆光刻技术的发展与蚀刻

在晶片（或基板）表面涂上一层光刻胶并干燥。干燥的晶片被转移到光刻机上。通过掩模，光将掩模上的图案投射到晶圆表面的光刻胶上，实现曝光和化学发光反应。曝光后的晶圆进行二次烘烤，即所谓曝光后烘烤，烘烤后的光化学反应更为充分。

最后，显影剂被喷在晶圆表面的光刻胶上以形成曝光图案。显影后，掩模上的图案保留在光刻胶上。糊化、烘焙和显影都是在均质显影剂中完成的，曝光是在平版印刷机中完成的。均化显影机和光刻机一般都是在线操作，晶片通过机械手在各单元和机器之间传送。

整个曝光显影系统是封闭的，晶片不直接暴露在周围环境中，以减少环境中有害成分对光刻胶和光化学反应的影响。

这个过程使用对紫外线敏感的化学物质，当暴露在紫外线下时会变软。通过控制阴影对象的位置可以得到芯片的形状。硅片上涂有光刻胶，使其在紫外光下溶解。

这时，防晒霜的第一部分可以在紫外线直射下溶解，然后用溶剂洗掉。所以其他的形状和阴影是一样的，这个效果正是我们想要的。这样，我们可以得到我们需要的二氧化硅层。

4、掺杂杂质

相应的P和N半导体是通过向晶圆中注入离子而形成的。具体工艺是从硅片上的裸露区域开始，将其放入化学离子混合物中。这个过程将改变掺杂区的传导模式，使每个晶体管都能打开、关闭或携带数据。一个简单的芯片只能使用一层，但一个复杂的芯片通常有许多层。此时，该过程连续重复，通过打开窗口可以连接不同的层。

这与多层PCB的制造原理类似。更复杂的芯片可能需要多个二氧化硅层，这可以通过重复光刻和上述过程来实现，以形成三维结构。

5、晶圆试验

经过上述处理后，晶圆上形成点阵状晶粒。用针法测试了各晶粒的电学性能。一般来说，每个芯片都有大量的晶粒，组织一次pin测试模式是一个非常复杂的过程，这就要求尽可能批量生产相同规格型号的芯片。

数量越大，相对成本就越低，这也是主流芯片设备成本低的一个因素。

6、封装

同一片芯片芯可以有不同的封装形式，其原因是晶片固定，引脚捆绑，根据需要制作不同的封装形式。例如：dip、QFP、PLCC、QFN等，这主要取决于用户的应用习惯、应用环境、市场形态等外围因素。

7、测试、包装

经过上述过程，芯片生产已经完成。这一步是测试芯片，去除有缺陷的产品，并包装。

(10)半导体晶体管用什么封装的扩展阅读：

芯片封装工艺完成后，必须进行严格的测试，以保证产品质量。芯片外观检测是集成电路生产中必不可少的重要环节，直接影响到集成电路产品的质量和后续生产环节的顺利进行。外观检查有三种方法：

1、传统的手工检测方法主要依靠目视检测，手工检测可靠性低，检测效率低，劳动强度高，检测缺陷有遗漏，无法适应批量生产和制造；

2、该方法基于激光测量技术的检测方法，硬件要求高，成本高，故障率高，维护困难；

3、基于机器视觉的检测方法，由于检测系统硬件易于集成和实现，检测速度快，检测精度高，使用维护相对简单，因此在芯片外观检测领域的应用越来越普遍，这是集成电路芯片外观检测的发展趋势。