当前位置:首页 » 半导体业 » 半导体外延是什么

半导体外延是什么

发布时间: 2021-01-10 16:00:49

『壹』 制作半导体器件时,外延和腐蚀是什么意思

外延就是生长半导体薄膜的技术,腐蚀一般是指化学腐蚀,用于光刻图像等内场合。其他可容
参见“http://blog.163.com/xmx028@126/”。

『贰』 led外延片是什么是成品半成品还是半导体

LED里面有发光芯片,也就是chip,芯片其实就是PN结,但这个PN节是怎样做出来的呢?这要通过好多化学专等手段实属现。也就是在衬底上通过这些手段做上外延片形成PN结。从某种程度上说LED外延片算是半导体吧
呵呵

『叁』 芯片的外延是什么意思,和封装以及衬底有什么区别

半导体发光二极管有外延片、芯片、器件及应用产品,从产业链角度看有衬底专制作、外延、芯片、器件封装属、应用产品制作,衬底是基底,在衬底生长制作外延片,由外延片经芯片制作工艺产生芯片,再由芯片封装制作成器件,在由器件封装成应用产品。衬底制作和外延制作是产业链最上游,技术含量较高;芯片制作为产业链中游;器件及应用产品制作为产业链下游,技术含量较低。

『肆』 请问半导体中外延片的作用是什么求解答,谢谢

外延片可以调整浓度和厚度,从而达到MOS管需要的击穿电压,衬底重掺杂,可以降低Rdson

『伍』 芯片的外延是什么意思,和封装以及衬底有什么区别

半导体发复光二极管有外延片、制芯片、器件及应用产品,从产业链角度看有衬底制作、外延、芯片、器件封装、应用产品制作,衬底是基底,在衬底生长制作外延片,由外延片经芯片制作工艺产生芯片,再由芯片封装制作成器件,在由器件封装成应用产品。衬底制作和外延制作是产业链最上游,技术含量较高;芯片制作为产业链中游;器件及应用产品制作为产业链下游,技术含量较低。

『陆』 什么是外延片

半导体制造商主要用抛光Si片(PW)和外延Si片作为IC的原材料。20世纪80年代早期开始使用外延片,它具有标准PW所不具有的某些电学特性并消除了许多在晶体生长和其后的晶片加工中所引入的表面/近表面缺陷。
历史上,外延片是由Si片制造商生产并自用,在IC中用量不大,它需要在单晶Si片表面上沉积一薄的单晶Si层。一般外延层的厚度为2~20μm,而衬底Si厚度为610μm(150mm直径片和725μm(200mm片)。
外延沉积既可(同时)一次加工多片,也可加工单片。单片反应器可生产出质量最好的外延层(厚度、电阻率均匀性好、缺陷少);这种外延片用于150mm“前沿”产品和所有重要200 mm产品的生产。
外延产品
外延产品应用于4个方面,CMOS互补金属氧化物半导体支持了要求小器件尺寸的前沿工艺。CMOS产品是外延片的最大应用领域,并被IC制造商用于不可恢复器件工艺,包括微处理器和逻辑芯片以及存储器应用方面的闪速存储器和DRAM(动态随机存取存储器)。分立半导体用于制造要求具有精密Si特性的元件。“奇异”(exotic)半导体类包含一些特种产品,它们要用非Si材料,其中许多要用化合物半导体材料并入外延层中。掩埋层半导体利用双极晶体管元件内重掺杂区进行物理隔离,这也是在外延加工中沉积的。
目前,200 mm晶片中,外延片占1/3。2000年,包括掩埋层在内,用于逻辑器件的CMOS占所有外延片的69%,DRAM占11%,分立器件占20%。到2005年,CMOS逻辑将占55%,DRAM占30%,分立器件占15%。
市场动力
上世纪90年代中期,CMOS外延片用量增加的趋势已经出现。1997~1998年间,半导体“滑坡”,IC公司按器件工艺“蓝图”(最小线宽缩小速率)更好利用Si表面“现实”状态。无线和因特网应用的急剧增长,推动200mm和300mm晶片工艺向0.18μm及更小尺寸方面发展,其中许多(器件)并入了复杂的单芯片/一个芯片上的系统。为达到所需器件性能和成本率目标,外延片优于抛光片,因为外延片的缺陷密度低、吸杂性能好,电学性能(如锁存效应)也好,且易于制造。外延片让器件制造商很自然地由200mm晶片过渡到300mm晶片而不必改变设计从而节省了时间和投资。
随着工艺上倾向于重视外延片,市场上相应地增加了CMOS器件用外延片的供应。1996年前,外延片价格明显高于抛光片,这就妨碍了它作为IC原材料的使用。相应于90年代晶片出现短缺,Si片制造商纷纷扩大其生产能力,但这又受到1996~1998年间工业萧条的打击:于是出现供过于求,导致Si价格大幅下滑,2~3年间,下降50%。收入剧减,加之难以降低生产成本,迫使晶片制造商缩减扩产计划、推迟300mm进程,减少研发投资以降低成本。1996年,晶片制造商投资其收入的55%用于扩大生产能力,到2000年,则减少到小于10%。
这些市场压力使晶片制造商降低外延片的价格,使许多IC制造商转向使用150 mm和200 mm外延片,这可使他们从外延片所显示的“产权成本/性能比”优势中获益。2000年,直径200 mm外延片价格比相同直径抛光片高20%~30%,而在90年代中期,外延片价格要高出50%。
虽然过去两年IC市场稳步增长,但晶片制造商生产能力未跟上,晶片显得供不应求。下一代200 mm和300 mmPW要求采用新的生长工艺,而这会大大降低成品率、减少产量。IC和器件工艺发展(最小线宽减小,缺陷密度、吸杂及晶体原生颗粒,COP等问题)与现实的低成本晶片的缺乏不相一致,这样,是选择抛光片还是外延片就提到日程上来了。代替抛光片的办法包括经H2和Ar气氛中退火的晶片,在成本、制造重复性和产品性能方面,这两种办法是有效的。外延片需要大批量晶体进行加工,这可使晶片制造商扩大现行衬底生产能力而很少甚至不需要添加另外的设备。(东芝陶瓷信越半导体、MEMC电子材料公司,瓦克Siltronic公司等)晶片制造商已提出若干新的外延工艺以解决COP和吸杂问题,同时要努力降低成本和提高产量。
采用外延片可能存在的问题
由于工业发展的周期性起伏和可变性,准确预测半导体市场是困难的。同样,预测CMOS用外延片的增长受到若干因素的影响,主要有:1)市场疲软导致Si 片过剩,这使晶片制造商收入下降,因而限制甚至取消另外投资外延片生产计划,而外延片供应不足或缺乏,又使IC厂转而使用抛光片。与无线及因特网相关产品需求下降也会减少对外延片的需求。2)外延片没有产权成本优势,相对于抛光片也没有成品率或性能方面的“好处”,从而不能保证得到较高的“取得成本”(acguisition cost)200 mm和300 mm产品,如能成功(地解决某些质量问题)就无需利用外延片。
将来的市场
虽然市场疲软,但外延片所受冲击可望很小,200 mm晶片在2000年第3季度,达到供/需平衡,2000年间任一方面市场增长都会导致求过于供,即将出现的晶片短缺的程度则难以确定,晶片厂不愿意甚至不能扩大生产(包括外延片生产)会造成外延片供应紧张。200 mm晶片需求预测表明:与2000年比,2005年的需求量会扩大40%~60%,(7百万~8百万片/月)甚至100%(1千万片/月),在此期间,200 mm外延片由38%用量增长到50%;300 mm晶片开始使用时,外延片可望占到~70%。
今天许多高增长率产品,由于有较高的性能要求而需采用外延片。单片外延片生产比较复杂,因为先进的分立器件(150 mm)和150 mm/200 mm前沿产品受到(晶片)生产能力的限制。如果能证明外延片相对于先进的PW(如氢或氩气退火片)具有产权成本方面的优势,那么作为下一代200 mm、300 mm产品的材料,其地位是稳固的。可以说,将来外延片需求量会有强劲增长,唯一的问题是供应不足。

『柒』 半导体硅外延片与LED外延片有什么区别

半导体硅外延片一般在硅衬底上外延生长硅薄膜,可以是P型或N型,属于同质外回延答,衬底和外延层失配小,成本低,通常使用PECVD、LPCVD等外延技术,用于制造硅半导体器件;
主流的大功率LED外延片最多使用的是蓝宝石衬底(也可以用SiC、GaN或硅衬底),在上面外延生长III-V族化合物半导体全结构,属于异质外延。一般来说,从下至上包括缓冲层、n型GaN层、GaN或AlGaN pn结(有的含量子阱)、p型窗口层。LED外延片结构较复杂,技术难度大,成本高,使用的是MOCVD或MBE外延技术。
欢迎追问。

『捌』 半导体激光器的外延生长指的是什么

解:(1)考虑到使3个点光源的3束光分别通过3个透镜都成实像于P点的要求专,组合透镜属所在的平面应垂直于z轴,三个光心O1、O2、O3的连线平行于3个光源的连线,O2位于z轴上,如图1所示.图中MM′表示组合透镜的平面,S′1、S′2、S′3为三个光束中心光线。

『玖』 半导体外延生长有哪些方式

外延(Epitaxy, 简称Epi)工艺是指在单晶衬底上生长一层跟衬底具有相同晶格排列的单晶材料,外延层可以是同质外延层(Si/Si),也可以是异质外延层(SiGe/Si 或SiC/Si等);同样实现外延生长也有很多方法,包括分子束外延(MBE),超高真空化学气相沉积(UHV/CVD),常压及减压外延(ATM & RP Epi)等等。本文仅介绍广泛应用于半导体集成电路生产中衬底为硅材料的硅(Si)和锗硅(SiGe)外延工艺。
根据生长方法可以将外延工艺分为两大类(表1):全外延(Blanket Epi)和选择性外延(Selective Epi, 简称SEG)。工艺气体中常用三种含硅气体源:硅烷(SiH4),二氯硅烷(SiH2Cl2, 简称DCS) 和三氯硅烷(SiHCl3, 简称TCS);某些特殊外延工艺中还要用到含Ge和C的气体锗烷(GeH4)和甲基硅烷(SiH3CH3);选择性外延工艺中还需要用到刻蚀性气体氯化氢(HCl),反应中的载气一般选用氢气(H2)。

外延选择性的实现一般通过调节外延沉积和原位(in-situ)刻蚀的相对速率大小来实现,所用气体一般为含氯(Cl)的硅源气体DCS,利用反应中Cl原子在硅表面的吸附小于氧化物或者氮化物来实现外延生长的选择性;由于SiH4不含Cl原子而且活化能低,一般仅应用于低温全外延工艺;而另外一种常用硅源TCS蒸气压低,在常温下呈液态,需要通过H2鼓泡来导入反应腔,但价格相对便宜,常利用其快速的生长率(可达到5 um/min)来生长比较厚的硅外延层,这在硅外延片生产中得到了广泛的应用。IV族元素中Ge的晶格常数(5.646A与Si的晶格常数(5.431A差别最小,这使得SiGe与Si工艺易集成。在单晶Si中引入Ge形成的SiGe单晶层可以降低带隙宽度,增大晶体管的特征截止频率fT(cut-off frequency),这使得它在无线及光通信高频器件方面应用十分广泛;另外在先进的CMOS集成电路工艺中还会利用Ge跟Si的晶格常数失配(4%)引入的晶格应力来提高电子或者空穴的迁移率(mobility),从而增大器件的工作饱和电流以及响应速度,这正成为各国半导体集成电路工艺研究中的热点。由于本征硅的导电性能很差,其电阻率一般在200ohm-cm以上,通常在外延生长的同时还需要掺入杂质气体(dopant)来满足一定的器件电学性能。杂质气体可以分为N型和P型两类:常用N型杂质气体包括磷烷(PH3)和砷烷(AsH3),而P型则主要是硼烷(B2H6)。
硅及锗硅外延工艺在现代集成电路制造中应用十分广泛,概括起来主要包括:
1.硅衬底外延:硅片制造中为了提高硅片的品质通常在硅片上外延一层纯净度更高的本征硅;或者在高搀杂硅衬底上生长外延层以防止器件的闩锁(latch up)效应。
2.异质结双极晶体管(Hetero-junction Bipolar Transistor,简称HBT)基区(base)异质结SiGe外延(图1):其原理是在基区掺入Ge组分,通过减小能带宽度,从而使基区少子从发射区到基区跨越的势垒高度降低,从而提高发射效率γ, 因而,很大程度上提高了电流放大系数β。在满足一定的放大系数的前提下,基区可以重掺杂,并且可以做得较薄,这样就减少了载流子的基区渡越时间,从而提高器件的截止频率fT (Cut-Off Frequency),这正是异质结在超高速,超高频器件中的优势所在。

3.CMOS源(source)漏(drain)区选择性Si/SiGe外延:进入90nm工艺时代后,随着集成电路器件尺寸的大幅度减小,源漏极的结深越来越浅,需要采用选择性外延技术 (SEG)以增厚源漏极(elevated source/drain)来作为后续硅化(silicide)反应的牺牲层(sacrificial layer) (图2),从而降低串联电阻,有报道称这项技术导致了饱和电流(Idsat)有15%的增加。

而对于正在研发中的65/45nm技术工艺,有人采用对PMOS源漏极刻蚀后外延SiGe层来引入对沟道的压应力(compressive stress) (图3),以提高空穴(hole)的迁移率(mobility),据报道称实现了饱和电流(Idsat)35%的增加。

应变硅(strain silicon)外延:在松弛(relaxed)的SiGe层上面外延一层单晶Si,由于Si跟SiGe晶格常数失配而导致Si单晶层受到下面SiGe层的拉伸应力(tensile stress)而使得电子的迁移率(mobility)得到提升(图4),这就使得NMOS在保持器件尺寸不变的情况下饱和电流(Idsat)得到增大,而Idsat的增大意味着器件响应速度的提高,这项技术正成为各国研究热点。
一般而言,一项完整的外延工艺包括3个环节:
首先,根据需要实现的工艺结果对硅片进行预处理,包括去除表面的自然氧化层及硅片表面的杂质,对于重搀杂衬底硅片则必须考虑是否需要背封(backseal)以减少后续外延生长过程中的自搀杂。
然后在外延工艺过程中需要对程式进行优化,如今先进的外延设备一般为单片反应腔,能在100秒之内将硅片加热到1100℃以上,利用先进的温度探测装置能将工艺温度偏差控制在2度以内,反应气体则可通过质量流量计(MFC)来使得流量得到精准控制。在进行外延沉积之前一般都需要H2烘烤(bake)这一步,其目的在于原位(in-situ)去除硅片表面的自然氧化层和其他杂质,为后续的外延沉积准备出洁净的硅表面状态。
最后在外延工艺完成以后需要对性能指标进行评估,简单的性能指标包括外延层厚度和电特性参数, 片内厚度及电特性均匀度(uniformity),片与片间的重复性(repeatability),杂质颗粒(particle)数目以及污染(contamination)
;在工业生产中经常要求片内膜厚及电性的均匀度<1.5%(1σ),对硅片厂家来说经常还要考查外延层的扩展电阻率曲线(SRP)以确定是否有污染存在及污染物杂质的量。特别地,对于SiGe工艺我们经常还需要测量Ge的含量及其深度分布,对于有搀杂的工艺我们还需要知道搀杂原子的含量及深度分布。另外晶格缺陷(defect)也是我们必须考虑的问题,一般而言,常常出现的有四种缺陷,包括薄雾(haze),滑移线(slip line), 堆跺层错(stacking fault) 和穿刺(spike),这些缺陷的存在对器件性能有很大影响,可以导致器件漏电流增大甚至器件完全失效而成为致命缺陷(killer effect)。一般来讲消除这些缺陷的办法是检查反应腔体漏率是否足够低(<1mTorr/min),片内工艺温度分布是否均匀,承载硅片的基座或准备的硅片表面是否洁净、平坦等。
经过外延层性能指标检测以后我们还需要对外延工艺进一步优化,以满足特定器件的工艺要求。
硅衬底外延:硅片制造中为了提高硅片的品质通常在硅片上外延一层纯净度更高的本征硅;或者在高搀杂硅衬底上生长外延层以防止器件的闩锁(latch up)效应。

热点内容
三个字的电影名 发布:2024-08-19 09:10:03 浏览:417
台湾红羊经典电影 发布:2024-08-19 09:02:17 浏览:767
搞笑电影范冰冰梁家辉开战 发布:2024-08-19 08:53:18 浏览:917
免费午夜激情 发布:2024-08-19 08:42:15 浏览:831
40分钟左右的英语电影 发布:2024-08-19 08:28:43 浏览:695
电影宋基美娜 发布:2024-08-19 08:27:04 浏览:942
宿舍都变成女的的电影 发布:2024-08-19 07:59:35 浏览:897
台湾恐怖片丧尸 发布:2024-08-19 07:57:21 浏览:179
免费观看qq群 发布:2024-08-19 07:53:00 浏览:921
4级片名字 发布:2024-08-19 07:39:14 浏览:553